PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-229134

(43)Date of publication of application: 25.08.1998

(51)Int.CI.

H01L 21/8238 H01L 27/092 H01L 21/265 H01L 29/78 H01L 21/336

(21)Application number: 09-300815

(71)Applicant: HITACHI LTD

(22)Date of filing:

31.10.1997

(72)Inventor: ASAKURA HISAO

(30)Priority

Priority number: 08333231

Priority date: 13.12.1996


Priority country: JP

(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the manufacture process of a semiconductor integrated circuit device having a structure such that an n-channel type MIS(metal insulator semiconductor) transistor and a p-channel type MIS transistor on the same semiconductor substrate.

SOLUTION: In this method, the process for implanting impurity ions for forming source/drain regions of n-channel type MOS FET3n, an n'-type semiconductor region 4n for short channel effect suppression and an n-well feed region 10n on the semiconductor substrate 1 with the same photoresist as a mask and the process for implanting the impurity ions for forming the source/drain regions of p-channel type MOS FET3p, a p-type semiconductor region 4p for short channel effect suppression and a p-well feeding region 10p on the semiconductor substrate 1 with the same photoresist as the mask are provided.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-229134

(43)公開日 平成10年(1998) 8月25日


(51) Int.Cl. ⁶	, , , , , , , , ,	識別記号	FΙ					
H01L	21/8238		2 2	7/08	3 2 1 1	N		
	27/092			1/265	6 0 4 V			
	21/265			7/08	3 2 1 B			
	29/78			9/78	301P			
	21/336	•						
			家體查審	未請求	請求項の数44	OL	(全 65 頁)	
(21) 出願番号		特顧平9-300815	(71)出願人	. 000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地				
		平成9年(1997)10月31日						
			(72)発明者	朝倉	久雄			
(31)優先権主張番号		特願平8-333231		東京都	胄梅市今井2326都	野地 枝	朱式会社日立	
(32)優先日		平 8 (1996)12月13日		製作所デパイス開発センタ内				
(33)優先権主張国		日本(JP)	(74)代理人	弁理士	筒井 大和			
		·						
			l l		*			

(54) 【発明の名称】 半導体集積回路装置の製造方法および半導体集積回路装置

(57)【要約】

【課題】 n チャネル形のM I Sトランジスタおよび p チャネル形のM I Sトランジスタを同一半導体基板上に 設ける構造を有する半導体集積回路装置の製造工程を低 減する。

【解決手段】 同一のフォトレジストをマスクとして半導体基板1にnチャネル形のMOS・FET3nのソース・ドレイン領域、短チャネル効果抑制用のn-形半導体領域4nおよびnウエル給電領域10nの形成用の不純物イオンを注入する工程と、同一のフォトレジストをマスクとして半導体基板1にpチャネル形のMOS・FET3pのソース・ドレイン領域、短チャネル効果抑制用のp-形半導体領域4pおよびpウエル給電領域10pの形成用の不純物イオンを注入する工程とを設けた。



1

【特許請求の範囲】

【請求項1】 半導体基板上にnチャネル形のMISトランジスタおよびpチャネル形のMISトランジスタを 形成してなる半導体集積回路装置の製造方法であって、

(a) 前記半導体基板にpウエルおよびnウエルを形成 する工程と、(b)前記半導体基板上に、pチャネル形 のMISトランジスタ形成領域およびpウエル給電領域 を被覆し、かつ、nチャネル形のMISトランジスタ形 **成領域およびnウエル給電領域を露出させる第1マスク** を形成する工程と、(c)前記第1マスクから露出した 10 領域の半導体基板にp‐ 形半導体領域を形成するための p形不純物を半導体基板の主面に対して斜め方向から導 入する工程と、(d)前記第1マスクから露出した領域 の半導体基板にn・形半導体領域を形成するためのn形 不純物を導入する工程と、(e)前記半導体基板上に、 nチャネル形のMISトランジスタ形成領域およびnウ エル給電領域を被覆し、かつ、pチャネル形のMISト ランジスタ形成領域およびpウエル給電領域を露出させ る第2マスクを形成する工程と、(f)前記第2マスク から露出した領域の半導体基板に n - 形半導体領域を形 20 成するためのn形不純物を半導体基板の主面に対して斜 め方向から導入する工程と、(g)前記第2マスクから 露出した領域の半導体基板に p * 形半導体領域を形成す るためのp形不純物を導入する工程とを有することを特 徴とする半導体集積回路装置の製造方法。

【請求項2】 請求項1記載の半導体集積回路装置の製造方法において、(a)前記第1マスクから露出した領域の半導体基板にn⁻ 形半導体領域を形成するためのn形不純物を導入する工程と、(b)前記第2マスクから露出した領域の半導体基板にp⁻ 形半導体領域を形成す 30るためのp形不純物を導入する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項3】 請求項1または2記載の半導体集積回路装置の製造方法において、(a)前記第1マスクの形成工程に際して前記半導体基板のメモリセル領域も被覆するように第1マスクを形成する工程と、(b)前記第2マスクの形成工程に際して前記半導体基板のメモリセル領域においてウエル給電領域以外が被覆されるように第2マスクを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

[請求項4] 請求項1、2または3記載の半導体集積回路装置の製造方法において、前記半導体基板に溝を掘った後、その溝内に分離膜を埋め込む工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項5】 半導体基板のpウエルに形成されたnチャネル形のMISトランジスタと、半導体基板のnウエルに形成されたpチャネル形のMISトランジスタとを有する半導体集積回路装置であって、

前記nチャネル形のMISトランジスタのソース・ドレ 絶縁膜を異方性エッチング処理をする工程とを イン領域における深さ方向の不純物濃度分布が、nウエ 50 とを特徴とする半導体集積回路装置の製造方法。

ル給電領域における深さ方向の不純物濃度分布と同一であり、

前記pチャネル形のMISトランジスタのソース・ドレイン領域における深さ方向の不純物濃度分布が、pウエル給電領域における深さ方向の不純物濃度分布と同一であることを特徴とする半導体集積回路装置。

【請求項6】 半導体基板にp形の第1半導体領域とn形の第2半導体領域とを有し、前記p形の第1半導体領域には、nチャネル形MIS・FETと前記p形の第1半導体領域に第1固定電位を供給するための第1給電領域とを有し、前記n形の第2半導体領域には、pチャネル形MIS・FETと前記n形の第2半導体領域に第2固定電位を供給するための第2給電領域とを有する半導体集積回路装置の製造方法であって、(a)前記半導体基板の主面上にゲート絶縁膜を形成する工程と、(b)前記p形の第1半導体領域の主面上の前記ゲート絶縁膜上に、側壁を有するゲート電極を形成する工程と、

(c)前記ゲート電極の側壁に側壁絶縁膜を形成する工程と、(d)前記半導体基板上に、前記nチャネル形MIS・FET形成領域と前記第2給電領域とが露出する第1マスクを形成する工程と、(e)前記半導体基板において前記第1マスクから露出した領域に、第3半導体領域を形成するためのp形の第1不純物、第4半導体領域を形成するためのn形の第2不純物および第5半導体領域を形成するためのn形の第3不純物をイオン打ち込みする工程とを有し、

前記n形の第3不純物は、前記p形の第1不純物よりも深い位置にイオン打ち込みすることを特徴とする半導体集積回路装置の製造方法。

) 【請求項7】 請求項6記載の半導体集積回路装置の製造方法において、

前記 n 形の第3不純物は、前記 n 形の第2不純物よりも高濃度にイオン打ち込みすることを特徴とする半導体集積回路装置の製造方法。

【請求項8】 請求項7記載の半導体集積回路装置の製造方法において、

前記 n 形の第3 不純物は、前記半導体基板の主面に対して垂直な方向に対して第1 の傾きを持ってイオン打ち込みし、

の 前記p形の第1不純物およびn形の第2不純物は、前記 半導体基板の主面に対して垂直な方向に対して第2の傾 きを持ってイオン打ち込みし、

前記第2の傾きは、前記第1の傾きよりも大きいことを特徴とする半導体集積回路装置の製造方法。

【請求項9】 請求項7記載の半導体集積回路装置の製造方法において、

前記工程(c)は、前記半導体基板の主面上に前記ゲート電極を被覆するように絶縁膜を堆積する工程と、前記 絶縁膜を異方性エッチング処理をする工程とを有することを特徴とする半導体集積回路装置の製造方法。

4

【請求項10】 請求項7記載の半導体集積回路装置の製造方法において、前記工程(e)の後に、前記半導体基板に対して熱処理を施すことにより、前記第3半導体領域、前記第4半導体領域および前記第5半導体領域を形成することを特徴とする半導体集積回路装置の製造方法。

3

【請求項11】 請求項10記載の半導体集積回路装置の製造方法において、前記第3半導体領域、前記第4半導体領域および前記第5半導体領域は、前記側壁絶縁膜に対して自己整合的に形成されることを特徴とする半導 10体集積回路装置の製造方法。

【請求項12】 半導体基板にp形の第1半導体領域とn形の第2半導体領域とを有し、前記p形の第1半導体領域には、nチャネル形MIS・FETを有し、前記n形の第2半導体領域には、pチャネル形MIS・FETを有する半導体集積回路装置の製造方法であって、

(a)前記半導体基板の主面上にゲート絶縁膜を形成する工程と、(b)前記p形の第1半導体領域および前記n形の第2半導体領域の主面上の前記ゲート絶縁膜上に、側壁を有するゲート電極を形成する工程と、(c)前記ゲート電極の側壁に側壁絶縁膜を形成する工程と、(d)前記半導体基板上に、前記nチャネル形MIS・

FET形成領域が露出され、前記pチャネル形MIS・

FET形成領域が覆われる第1マスクを形成する工程と、(e)前記半導体基板において前記第1マスクから露出した領域に、第3半導体領域を形成するためのp形の第1不純物、第4半導体領域を形成するためのn形の第2不純物および第5半導体領域を形成するためのn形の第3不純物をイオン打ち込みする工程と、(f)前記半導体基板上に、前記pチャネル形MIS・FET形成領域が露出され、前記nチャネル形MIS・FET形成領域が覆われる第2マスクを形成する工程と、(g)前記半導体基板において前記第2マスクから露出した領域に、第6半導体領域を形成するためのn形の第4不純

に、第6半導体領域を形成するためのn形の第4不純物、第7半導体領域を形成するためのp形の第5不純物 および第8半導体領域を形成するためのp形の第6不純物をイオン打ち込みする工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項13】 請求項12記載の半導体集積回路装置の製造方法において、前記n形の第3不純物は、前記p形の第1不純物よりも深い位置にイオン打ち込みし、前記p形の第6不純物は、前記n形の第4不純物よりも深い位置にイオン打ち込みするととを特徴とする半導体集積回路装置の製造方法。

【請求項14】 請求項12記載の半導体集積回路装置の製造方法において、前記n形の第3不純物は、前記n形の第2不純物よりも高濃度にイオン打ち込みし、前記p形の第6不純物は、前記p形の第5不純物よりも高濃度にイオン打ち込みすることを特徴とする半導体集積回路装置の製造方法。

【請求項15】 請求項14記載の半導体集積回路装置の製造方法において、

前記 n 形の第3 不純物は、前記半導体基板の主面に対して垂直な方向に対して第1の傾きを持ってイオン打ち込みし、前記 p 形の第1 不純物および n 形の第2 不純物は、前記半導体基板の主面に対して垂直な方向に対して第2の傾きを持ってイオン打ち込みし、前記第2の傾きは、前記第1の傾きよりも大きく、

前記 p 形の第6 不純物は、前記半導体基板の主面に対して垂直な方向に対して第3 の傾きを持ってイオン打ち込みし、前記 n 形の第4 不純物 および p 形の第5 不純物は、前記半導体基板の主面に対して垂直な方向に対して第4 の傾きを持ってイオン打ち込みし、前記第4 の傾きは、前記第3 の傾きよりも大きいことを特徴とする半導体集積回路装置の製造方法。

【請求項16】 請求項14記載の半導体集積回路装置の製造方法において、前記工程(c)は、前記半導体基板の主面上に前記ゲート電極を被覆するように絶縁膜を堆積する工程と、前記絶縁膜を異方性エッチング処理を 20 する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項17】 請求項14記載の半導体集積回路装置の製造方法において、前記工程(g)の後に、前記半導体基板に対して熱処理を施すことにより、前記第3半導体領域、前記第4半導体領域、前記第5半導体領域、前記第7半導体領域および前記第8半導体領域を形成することを特徴とする半導体集積回路装置の製造方法。

【請求項18】 請求項17記載の半導体集積回路装置の製造方法において、前記第3半導体領域、前記第4半導体領域および前記第5半導体領域は、前記p形の第1半導体領域上のゲート電極の側壁の側壁絶縁膜に対して自己整合的に形成され、前記第6半導体領域、前記n形の第2半導体領域上のゲート電極の側壁の側壁絶縁膜に対して自己整合的に形成されることを特徴とする半導体集積回路装置の製造方法。

【請求項19】 半導体基板にp形の第1半導体領域とn形の第2半導体領域とを有し、前記p形の第1半導体領域には、nチャネル形MIS・FETと前記p形の第1半導体領域に第1固定電位を供給するための第1給電領域とを有し、前記n形の第2半導体領域には、pチャネル形MIS・FETと前記n形の第2半導体領域に第2固定電位を供給するための第2給電領域とを有する半導体集積回路装置の製造方法であって、(a)前記半導体基板の主面上にゲート絶縁膜を形成する工程と、

(b)前記p形の第1半導体領域および前記n形の第2 半導体領域の主面上の前記ゲート絶縁膜上に、側壁を有 するゲート電極を形成する工程と、(c)前記ゲート電 50 極の側壁に側壁絶縁膜を形成する工程と、(d)前記半 導体基板上に、前記nチャネル形MIS・FET形成領 域と前記第2給電領域とが露出され、前記pチャネル形 MIS・FET形成領域と前記第1給電領域とが覆われ る第1マスクを形成する工程と、(e)前記半導体基板 において前記第1マスクから露出した領域に、第3半導 体領域を形成するためのp形の第1不純物、第4半導体 領域を形成するための n 形の第2不純物および第5半導 体領域を形成するためのn形の第3不純物をイオン打ち 込みする工程と、(f)前記半導体基板上に、前記pチ ャネル形MIS・FET形成領域と前記第1給電領域と が露出され、前記nチャネル形MIS・FET形成領域 と前記第2 給電領域とが覆われる第2 マスクを形成する 工程と、(g)前記半導体基板において前記第2マスク から露出した領域に、第6半導体領域を形成するための n形の第4不純物、第7半導体領域を形成するためのp 形の第5不純物および第8半導体領域を形成するための p形の第6不純物をイオン打ち込みする工程とを有し、 前記n形の第3不純物は、前記p形の第1不純物よりも 深い位置にイオン打ち込みし、前記p形の第6不純物 は、前記n形の第4不純物よりも深い位置にイオン打ち 20 込みすることを特徴とする半導体集積回路装置の製造方 法。

【請求項20】 請求項19記載の半導体集積回路装置の製造方法において、前記n形の第3不純物は、前記n形の第2不純物よりも高濃度にイオン打ち込みし、前記p形の第6不純物は、前記p形の第5不純物よりも高濃度にイオン打ち込みすることを特徴とする半導体集積回路装置の製造方法。

【請求項21】 請求項20記載の半導体集積回路装置の製造方法において、

前記 n 形の第3 不純物は、前記半導体基板の主面に対して垂直または垂直な方向に対して第1の傾きを持ってイオン打ち込みし、前記 p 形の第1 不純物および n 形の第2 不純物は、前記半導体基板の主面に対して垂直な方向に対して第2の傾きを持ってイオン打ち込みし、前記第2の傾きは、前記第1の傾きよりも大きく、

前記 p 形の第6 不純物は、前記半導体基板の主面に対して垂直または垂直な方向に対して第3の傾きを持ってイオン打ち込みし、前記 n 形の第4 不純物および p 形の第5 不純物は、前記半導体基板の主面に対して垂直な方向40 に対して第4の傾きを持ってイオン打ち込みし、前記第4の傾きは、前記第3の傾きよりも大きいことを特徴とする半導体集積回路装置の製造方法。

【請求項22】 請求項21記載の半導体集積回路装置の製造方法において、前記第1給電領域において、前記第8半導体領域は、前記第6半導体領域を覆うように形成され、前記第2給電領域において、前記第5半導体領域は、前記第3半導体領域を覆うように形成されていることを特徴とする半導体集積回路装置の製造方法。

【請求項23】 請求項20記載の半導体集積回路装置 50 給電領域とを有し、前記p形の第9半導体領域には、メ

の製造方法において、前記工程(c)は、前記半導体基板の主面上に前記ゲート電極を被覆するように絶縁膜を 堆積する工程と、前記絶縁膜を異方性エッチング処理に よりエッチバックする工程とを有することを特徴とする 半導体集積回路装置の製造方法。

【請求項24】 請求項20記載の半導体集積回路装置の製造方法において、前記工程(g)の後に、前記半導体基板に対して熱処理を施すことにより、前記第3半導体領域、前記第4半導体領域、前記第5半導体領域、前記第7半導体領域および前記第8半導体領域を形成することを特徴とする半導体集積回路装置の製造方法。

【請求項25】 請求項20記載の半導体集積回路装置の製造方法において、前記第3半導体領域、前記第4半導体領域はよび前記第5半導体領域は、前記p形の第1半導体領域上のゲート電極の側壁の側壁絶縁膜に対して自己整合的に形成され、前記第6半導体領域、前記n形の第2半導体領域上のゲート電極の側壁の側壁絶縁膜に対して自己整合的に形成されることを特徴とする半導体集積回路装置の製造方法。

【請求項26】 請求項20記載の半導体集積回路装置の製造方法において、

前記 n 形の第2不純物は、前記半導体基板の主面に対して垂直な方向に対して第1の傾きを持ってイオン打ち込みし、前記 p 形の第1不純物は、前記半導体基板の主面に対して垂直な方向に対して第2の傾きを持ってイオン打ち込みし、前記第2の傾きは、前記第1の傾きよりも大きく、

前記n形の第4不純物は、前記半導体基板の主面に対して垂直な方向に対して第3の傾きを持ってイオン打ち込みし、前記p形の第5不純物は、前記半導体基板の主面に対して垂直な方向に対して第4の傾きを持ってイオン打ち込みし、前記第3の傾きは、前記第4の傾きよりも大きいことを特徴とする半導体集積回路装置の製造方法。

[請求項27] 請求項26記載の半導体集積回路装置の製造方法において、前記第1給電領域において、前記第7半導体領域は、前記第6半導体領域を覆うように形成され、前記第2給電領域において、前記第4半導体領域は、前記第3半導体領域を覆うように形成されていることを特徴とする半導体集積回路装置の製造方法。

【請求項28】 半導体基板にp形の第1半導体領域とn形の第2半導体領域とp形の第9半導体領域を有し、前記p形の第1半導体領域には、nチャネル形MIS・FETと前記p形の第1半導体領域に第1固定電位を供給するための第1給電領域とを有し、前記n形の第2半導体領域には、pチャネル形MIS・FETと前記n形の第2半導体領域に第2固定電位を供給するための第2

40

R

モリセル領域と前記p形の第9半導体領域に第3固定電位を供給するための第3給電領域とを有する半導体集積回路装置の製造方法であって、(a)前記半導体基板の主面上にゲート絶縁膜を形成する工程と、(b)前記p形の第1半導体領域、前記n形の第2半導体領域および前記p形の第9半導体領域の主面上の前記ゲート絶縁膜上に、側壁を有するゲート電極を形成する工程と、

(c)前記ゲート電極の側壁に側壁絶縁膜を形成する工 程と、(d)前記半導体基板上に、前記nチャネル形M IS・FET形成領域と前記第2給電領域とが露出さ れ、前記pチャネル形MIS・FET形成領域と前記第 1 給電領域と前記第3 給電領域と前記メモリセル領域と が覆われる第1マスクを形成する工程と、(e)前記半 導体基板において前記第1マスクから露出した領域に、 第3半導体領域を形成するためのp形の第1不純物、第 4半導体領域を形成するためのn形の第2不純物および 第5半導体領域を形成するためのn形の第3不純物をイ オン打ち込みする工程と、(f)前記半導体基板上に、 前記pチャネル形MIS・FET形成領域と前記第1給 電領域と前記第3給電領域とが露出され、前記nチャネ ル形MIS・FET形成領域と前記第2給電領域と前記 メモリセル領域とが覆われる第2マスクを形成する工程 と、(g)前記半導体基板において前記第2マスクから 露出した領域に、第6半導体領域を形成するためのn形 の第4不純物、第7半導体領域を形成するための p 形の 第5 不純物および第8半導体領域を形成するためのp形 の第6不純物をイオン打ち込みする工程とを有し、

前記 n 形の第 3 不純物は、前記 p 形の第 1 不純物よりも深い位置にイオン打ち込みし、前記 p 形の第 6 不純物は、前記 n 形の第 4 不純物よりも深い位置にイオン打ち込みすることを特徴とする半導体集積回路装置の製造方法。

【請求項29】 請求項28記載の半導体集積回路装置の製造方法において、前記n形の第3不純物は、前記n形の第3不純物は、前記n形の第2不純物よりも高濃度にイオン打ち込みし、前記p形の第6不純物は、前記p形の第5不純物よりも高濃度にイオン打ち込みすることを特徴とする半導体集積回路装置の製造方法。

【請求項30】 請求項29記載の半導体集積回路装置の製造方法において、

前記 n 形の第3不純物は、前記半導体基板の主面に対して垂直または垂直な方向に対して第1の傾きを持ってイオン打ち込みし、前記 p 形の第1不純物および n 形の第2不純物は、前記半導体基板の主面に対して垂直な方向に対して第2の傾きを持ってイオン打ち込みし、前記第2の傾きは、前記第1の傾きよりも大きく、

前記 p 形の第6不純物は、前記半導体基板の主面に対して垂直または垂直な方向に対して第3の傾きを持ってイオン打ち込みし、前記 n 形の第4不純物および p 形の第5不純物は、前記半導体基板の主面に対して垂直な方向

に対して第4の傾きを持ってイオン打ち込みし、前記第4の傾きは、前記第3の傾きよりも大きいことを特徴とする半導体集積回路装置の製造方法。

【請求項31】 請求項30記載の半導体集積回路装置の製造方法において、前記第1給電領域および第3給電領域において、前記第8半導体領域は、前記第6半導体領域を覆うように形成され、前記第2給電領域において、前記第5半導体領域は、前記第3半導体領域を覆うように形成されていることを特徴とする半導体集積回路装置の製造方法。

【請求項32】 請求項29記載の半導体集積回路装置の製造方法において、前記工程(c)は、前記半導体基板の主面上に前記ゲート電極を被覆するように絶縁膜を堆積する工程と、前記絶縁膜を異方性エッチング処理する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項33】 請求項29記載の半導体集積回路装置の製造方法において、前記工程(g)の後に、前記半導体基板に対して熱処理を施すことにより、前記第3半導体領域、前記第4半導体領域、前記第5半導体領域、前記第7半導体領域および前記第8半導体領域を形成することを特徴とする半導体集積回路装置の製造方法。

【請求項34】 請求項29記載の半導体集積回路装置の製造方法において、前記第3半導体領域、前記第4半導体領域および前記第5半導体領域は、前記p形の第1半導体領域上のゲート電極の側壁の側壁絶縁膜に対して自己整合的に形成され、前記第6半導体領域、前記n形の第2半導体領域上のゲート電極の側壁の側壁絶縁膜に対して自己整合的に形成されることを特徴とする半導体集積回路装置の製造方法。

【請求項35】 請求項28記載の半導体集積回路装置の製造方法において、前記ゲート電極を形成工程後であって前記側壁絶縁膜の形成工程前に、前記半導体基板の全面に、前記メモリセル領域のメモリセル選択MIS・FETのソース・ドレインを形成する第10半導体領域を形成するためのn形の第7不純物を導入する工程を有するととを特徴とする半導体集積回路装置の製造方法。

【請求項36】 請求項35記載の半導体集積回路装置の製造方法において、(a)前記第1不純物、第2不純物、第3不純物、第4不純物、第5不純物および第6不純物の導入工程後、前記半導体基板上に半導体基板の上面および前記ゲート電極を被覆する層間絶縁膜を堆積する工程と、(b)前記メモリセル領域における前記層間絶縁膜に前記メモリセル選択MIS・FETのソース・ドレイン領域の一方が露出するような開孔を形成する工程と、(c)前記開孔を通じて前記メモリセル領域のメモリセル選択MIS・FETのソース・ドレインより深い位置に第11半導体領域を形成するためのn形の第8

不純物を導入する工程とを有することを特徴とする半導 体集積回路装置の製造方法。

【請求項37】 請求項36記載の半導体集積回路装置 の製造方法において、(a)前記接続孔内に第9不純物 を含有する導体膜を埋め込む工程と、(b)前記半導体 基板に対して熱処理を施すことにより、前記導体膜中の 第9不純物を半導体基板に拡散させて半導体基板に第1 2半導体領域を形成する工程とを有することを特徴とす る半導体集積回路装置の製造方法。

【請求項38】 請求項28記載の半導体集積回路装置 10 の製造方法において、前記工程(c)は、前記半導体基 板の主面上に前記ゲート電極を被覆するように絶縁膜を 堆積することにより、その絶縁膜において前記ゲート電 極の側壁部分を側壁絶縁膜とすることを特徴とする半導 体集積回路装置の製造方法。

【請求項39】 請求項38記載の半導体集積回路装置 の製造方法において、前記第1不純物、第2不純物、第 3不純物、第4不純物、第5不純物および第6不純物 を、前記絶縁膜を通して前記半導体基板にイオン打ち込 みすることを特徴とする半導体集積回路装置の製造方

【請求項40】 請求項38記載の半導体集積回路装置 の製造方法において、前記絶縁膜は窒化シリコン膜から なることを特徴とする半導体集積回路装置の製造方法。 【請求項41】 請求項40記載の半導体集積回路装置 の製造方法において、(a)前記第1不純物、第2不純 物、第3不純物、第4不純物、第5不純物および第6不 純物の導入工程後、前記半導体基板上に、前記絶縁膜に 対してエッチング選択比を大きくとれる材料からなり、 前記半導体基板の上面および前記ゲート電極を被覆する 30 層間絶縁膜を堆積する工程と、(b)前記メモリセル領 域における前記層間絶縁膜に前記メモリセル選択MIS ·FETのソース・ドレイン領域の一方が露出するよう な接続孔を穿孔する工程とを有し、前記接続孔の穿孔工 程に際しては、前記層間絶縁膜のエッチング速度の方が 前記絶縁膜のエッチング速度よりも速くなるように前記 層間絶縁膜と前記絶縁膜とのエッチング選択比を大きく した状態で前記絶縁膜の上面が露出するまでエッチング 処理した後、前記絶縁膜のエッチング速度の方が前記層 間絶縁膜のエッチング速度よりも速くなるように前記層 間絶縁膜と前記絶縁膜とのエッチング選択比を大きくし た状態で前記半導体基板の主面が露出するまでエッチン グ処理を施すことを特徴とする半導体集積回路装置の製 造方法。

【請求項42】 請求項28記載の半導体集積回路装置 の製造方法において、

工程(c)と(d)の間に、前記半導体基板の全面に、 前記メモリセル選択MISFETのソース・ドレインを 形成する第10半導体領域を形成するためのn形の第7 不純物を導入する工程を有することを特徴とする半導体 50 示されている。なお、このようなパンチスルー抑制技術

集積回路装置の製造方法。

【請求項43】 請求項42記載の半導体集積回路装置 の製造方法において、

10

工程(c)は、前記半導体基板の主面上に前記ゲート電 極を被覆するように絶縁膜を堆積する工程と、前記絶縁 膜を異方性エッチング処理する工程とを有することを特 徴とする半導体集積回路装置の製造方法。

【請求項44】 請求項42記載の半導体集積回路装置 の製造方法において、

工程(c)は、前記半導体基板の主面上に前記ゲート電 極を被覆するように絶縁膜を堆積する工程を有し、前記 第1不純物、前記第2不純物、前記第3不純物、前記第 4不純物、前記第5不純物及び前記第6不純物は、前記 絶縁膜を通して半導体基板にイオン打ち込みすることを 特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置の製造方法および半導体集積回路装置技術に関し、特 20 に、nチャネル形のMIS(Metal Insulator Semicond uctor)トランジスタおよび p チャネル形のM I S トラン ジスタを同一半導体基板に設ける構造を有する半導体集 積回路装置の製造技術に適用して有効な技術に関するも のである。

[0002]

【従来の技術】MISトランジスタの集積度および駆動 能力を向上させるには、MISトランジスタの微細化が 有効であるため、近年は、その微細化が急速に進められ ている。

【〇〇〇3】しかし、MISトランジスタが微細化され る一方で、電源電圧は一定であるため素子内部の電界強 度が増大する結果、短チャネル効果等のような素子特性 に悪影響を及ぼす種々の問題が発生している。

【0004】この短チャネル効果は、チャネル長の縮小 に伴ってドレイン電圧の影響がゲート電極直下にも及ぶ ことにより、半導体基板表面のポテンシャルが引き下げ られ、しきい電圧の変動(低下)や実行チャネル長の減 少を招く等、種々の悪影響を及ぼす現象である。

【0005】との短チャネル効果がさらに著しくなる と、ドレイン電流をゲート電圧により制御できなくな る、いわゆるパンチスルーが生じ、ソース・ドレイン間 のリーク電流が増大してしまう問題が生じる。このパン チスルーは、例えばDRAM(Dynamic Random Access Memory) の転送ゲートにおいて、記憶保持の劣化を引き 起とす。

【0006】とのような問題を回避する技術としては、 例えばMISトランジスタのソース領域およびドレイン 領域のチャネル側端部に、チャネルの不純物と同一導電 形の高不純物濃度の半導体領域を設ける技術について開 については、例えば特開平5-136404号公報に記載がある。

【0007】また、nチャネル形MISFET(以下nMOSと称す)とpチャネル形MISFET(以下pMOSと称す)で構成されたCMOSにおいて、パンチスルー抑制のために、いわゆるポケットイオン注入領域を設けたCMOSの製法が特開平8-111461号公報に開示されている。

【0008】この公報には、以下の製法が開示されてい る。nMOSとpMOSのゲート電極を形成した後に、10 nMOS形成領域を露出しpMOS形成領域を覆う第1 マスクを形成し、この第1マスクを用いてnMOSの低 濃度拡散層を形成するためのイオン注入と、この低濃度 拡散層の先端を覆うようにp形の不純物をイオン注入す る。次に、pMOS形成領域を露出しnMOS形成領域 を覆う第2マスクを形成し、この第2マスクを用いて p MOSの低濃度拡散層を形成するためのイオン注入と、 この低濃度拡散層の先端を覆うようにn形の不純物をイ オン注入する。その次に、ゲート電極の側壁にサイドウ ォールスペーサを形成する。次に n M O S 形成領域を露 20 出しpMOS形成領域を覆う第3マスクを形成し、との 第3マスクを用いてnMOSの高濃度拡散層を形成する ためのイオン注入を行う。次にpMOS形成領域を露出 しnMOS形成領域を覆う第4マスクを形成し、この第 4マスクを用いてpMOSの高濃度拡散層を形成するた めのイオン注入を行う。

【0009】以上の製法により、LDD構造とパンチスルー防止用のポケットイオン注入領域を有するCMOSが提供される。

[0010]

【発明が解決しようとする課題】しかしながら、上記イオン注入のためには最低限4枚のマスクが必要である。 【0011】したがって、4回のフォトリソグラフィエ程が必要となり、フォトマスクの数およびフォトレジストの形成および除去工程が多いという問題がある。

【0012】また、フォトレジストの形成および除去工程数が増加するため、半導体集積回路装置の製造プロセスが複雑になるとともに、異物付着率が高くなる結果、 半導体集積回路装置の歩留りおよび信頼性が低下してしまう問題が生じる。

【0013】本発明の目的は、nチャネル形のMISトランジスタおよびpチャネル形のMISトランジスタを同一半導体基板上に設ける構造を有する半導体集積回路装置の製造工程を低減することのできる技術を提供することにある。

【0014】また、本発明の他の目的は、nチャネル形のMISトランジスタおよびpチャネル形のMISトランジスタを同一半導体基板上に設ける構造を有する半導体集積回路装置の製造工程で用いるフォトマスクの枚数を低減するととのできる技術を提供することにある。

17

【0015】さらに、本発明の他の目的は、nチャネル形のMISトランジスタおよびpチャネル形のMISトランジスタを同一半導体基板上に設ける構造を有する半導体集積回路装置の歩留りおよび信頼性を向上させることのできる技術を提供することにある。

【0016】さらに、本発明の他の目的は、メモリセル 選択用MISFETと容量素子とが直列接続されたメモリセルを有するDRAMを含む半導体集積回路装置の製造工程を低減するための技術を提供することにある。

【0017】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0018]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0019】本発明の半導体集積回路装置の製造方法 は、半導体基板上にnチャネル形のMISトランジスタ およびpチャネル形のMISトランジスタを形成してな る半導体集積回路装置の製造方法であって、(a)前記 半導体基板にpウエルおよびnウエルを形成する工程 と、(b)前記半導体基板上に、pチャネル形のMIS トランジスタ形成領域およびpウエル給電領域を被覆 し、かつ、nチャネル形のMISトランジスタ形成領域 およびnウエル給電領域を露出させる第1マスクを形成 する工程と、(c)前記第1マスクから露出した領域の 半導体基板に n・形半導体領域を形成するための n 形不 純物を導入する工程と、(d)前記第1マスクから露出 した領域の半導体基板にp- 形半導体領域を形成するた . 30 めのp形不純物を半導体基板の主面に対して斜め方向か ら導入する工程と、(e) 前記半導体基板上に、nチャ ネル形のMISトランジスタ形成領域およびnウエル給 電領域を被覆し、かつ、pチャネル形のMISトランジ スタ形成領域およびpウエル給電領域を露出させる第2 マスクを形成する工程と、(f)前記第2マスクから露 出した領域の半導体基板にp・形半導体領域を形成する ためのp形不純物を導入する工程と、(g)前記第2マ スクから露出した領域の半導体基板にn[®] 形半導体領域 を形成するためのn形不純物を半導体基板の主面に対し 40 て斜め方向から導入する工程とを有するものである。

【0020】また、本発明の半導体集積回路装置の製造方法は、(a)前記第1マスクから露出した領域の半導体基板にn⁻ 形半導体領域を形成するためのn形不純物を導入する工程と、(b)前記第2マスクから露出した領域の半導体基板にp⁻ 形半導体領域を形成するためのp形不純物を導入する工程とを有するものである。

【0021】また、本発明の半導体集積回路装置の製造方法は、(a)前記第1マスクの形成工程に際して前記半導体基板のメモリセル領域も被覆するように第1マスクを形成する工程と、(b)前記第2マスクの形成工程

に際して前記半導体基板のメモリセル領域においてウエ ル給電領域以外が被覆されるように第2マスクを形成す る工程とを有するものである。

13

【0022】また、本発明の半導体集積回路装置の製造 方法は、半導体基板に p 形の第1半導体領域と n 形の第 2半導体領域とを有し、前記p形の第1半導体領域に は、nチャネル形MIS・FETを有し、前記n形の第 2半導体領域には、pチャネル形MIS・FETを有す る半導体集積回路装置の製造方法であって、(a)前記 半導体基板の主面上にゲート絶縁膜を形成する工程と、 (b) 前記p形の第1半導体領域および前記n形の第2 半導体領域の主面上の前記ゲート絶縁膜上に、側壁を有 するゲート電極を形成する工程と、(c)前記ゲート電 極の側壁に側壁絶縁膜を形成する工程と、(d)前記半 導体基板上に、前記nチャネル形MIS・FET形成領 域が露出され、前記pチャネル形MIS・FET形成領 域が覆われるする第1マスクを形成する工程と、(e) 前記半導体基板において前記第1マスクから露出した領 域に、第3半導体領域を形成するためのp形の第1不純 物、第4半導体領域を形成するためのn形の第2不純物 20 および第5半導体領域を形成するためのn形の第3不純 物をイオン打ち込みする工程と、(f)前記半導体基板 上に、前記pチャネル形MIS・FET形成領域が露出 され、前記nチャネル形MIS・FET形成領域が覆わ れるする第2マスクを形成する工程と、(g)前記半導 体基板において前記第2マスクから露出した領域に、第 6半導体領域を形成するためのn形の第4不純物、第7 半導体領域を形成するためのp形の第5不純物および第 8半導体領域を形成するためのp形の第6不純物をイオ ン打ち込みする工程とを有するものである。

【0023】また、本発明の半導体集積回路装置の製造 方法は、半導体基板に p 形の第1半導体領域と n 形の第 2半導体領域とp形の第9半導体領域を有し、前記p形 の第1半導体領域には、nチャネル形MIS・FETと 前記 p 形の第1半導体領域に第1固定電位を供給するた めの第1給電領域とを有し、前記n形の第2半導体領域 には、pチャネル形MIS・FETと前記n形の第2半 導体領域に第2固定電位を供給するための第2給電領域 とを有し、前記 p 形の第9 半導体領域には、メモリセル 領域と前記p形の第9半導体領域に第3固定電位を供給 するための第3給電領域とを有する半導体集積回路装置 の製造方法であって、(a)前記半導体基板の主面上に ゲート絶縁膜を形成する工程と、(b)前記p形の第1 半導体領域、前記n形の第2半導体領域および前記p形 の第9半導体領域の主面上の前記ゲート絶縁膜上に、側 壁を有するゲート電極を形成する工程と、(c)前記ゲ ート電極の側壁に側壁絶縁膜を形成する工程と、(d) 前記半導体基板上に、前記nチャネル形MIS・FET 形成領域と前記第2 給電領域とが露出され、前記 p チャ ネル形MIS·FET形成領域と前記第1給電領域と前 50 号を付し、その繰り返しの説明は省略する)。

記第3給電領域と前記メモリセル領域とが覆われる第1 マスクを形成する工程と、(e)前記半導体基板におい て前記第1マスクから露出した領域に、第3半導体領域 を形成するためのp形の第1不純物、第4半導体領域を 形成するための n 形の第2 不純物および第5 半導体領域 を形成するためのn形の第3不純物をイオン打ち込みす る工程と、(f)前記半導体基板上に、前記pチャネル 形MIS・FET形成領域と前記第1給電領域と前記第 3 給電領域とが露出され、前記 n チャネル形M I S・F ET形成領域と前記第2給電領域と前記メモリセル領域 とが覆われる第2マスクを形成する工程と、(g)前記 半導体基板において前記第2マスクから露出した領域 に、第6半導体領域を形成するためのn形の第4不純 物、第7半導体領域を形成するためのp形の第5不純物 および第8半導体領域を形成するためのp形の第6不純 物をイオン打ち込みする工程とを有し、前記 n 形の第3 不純物は、前記 p 形の第 1 不純物よりも深い位置にイオ ン打ち込みし、前記 p 形の第6不純物は、前記 n 形の第 4不純物よりも深い位置にイオン打ち込みするものであ

【0024】また、本発明の半導体集積回路装置の製造 方法は、前記n形の第3不純物は、前記n形の第2不純 物よりも高濃度にイオン打ち込みし、前記p形の第6不 純物は、前記 p 形の第5不純物よりも髙濃度にイオン打 ち込みするものである。

【0025】また、本発明の半導体集積回路装置の製造 方法は、前記n形の第3不純物は、前記半導体基板の主 面に対して垂直または垂直な方向に対して第1の傾きを 持ってイオン打ち込みし、前記 p 形の第1不純物および n形の第2不純物は、前記半導体基板の主面に対して垂 30 直な方向に対して第2の傾きを持ってイオン打ち込み し、前記第2の傾きは、前記第1の傾きよりも大きく、 前記 p 形の第6 不純物は、前記半導体基板の主面に対し て垂直または垂直な方向に対して第3の傾きを持ってイ オン打ち込みし、前記 n 形の第4不純物および p 形の第 5不純物は、前記半導体基板の主面に対して垂直な方向 に対して第4の傾きを持ってイオン打ち込みし、前記第 4の傾きは、前記第3の傾きよりも大きいものである。 【0026】また、本発明の半導体集積回路装置の製造 方法は、前記第1給電領域および第3給電領域におい て、前記第8半導体領域は、前記第6半導体領域および 第7半導体領域を覆うように形成され、前記第2給電領 域において、前記第5半導体領域は、前記第3半導体領 域および第4半導体領域を覆うように形成されているも のである。

[0027]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する(なお、実施の形態を説明す るための全図において同一機能を有するものは同一の符

【0028】 (実施の形態1)図1は本発明の半導体集 積回路装置の要部断面図、図2は図1の半導体集積回路 装置のウエル給電領域における半導体領域の分布を示す グラフ図、図3は本発明者が検討したウエル給電領域に おける半導体領域の分布を示すグラフ図、図4~図11 は図1の半導体集積回路装置の製造工程中における要部 断面図である。

【0029】図1に示す半導体基板1は、例えばp-形 のシリコン(Si)単結晶からなり、その上部には、p ウエルPWおよびnウエルNWが形成されている。

【0030】とのpウエルPWには、例えばp形不純物 のホウ素が含有されている。また、nウエルNWには、 例えばn形不純物のリンまたはヒ素(As)が含有され ている。

【0031】また、半導体基板1の上部には、例えば二 酸化シリコン(SiO、)からなる素子分離部2が形成さ れている。この素子分離部2は、半導体基板1の上部に 掘られた溝2a内に絶縁膜(分離膜)2bが埋設されて 形成されている。その素子分離部2の上面は、半導体基 板1の主面と一致するように平坦化されている。

【0032】素子分離部2に囲まれたpウエルPWおよ びnウエルNWには、例えばnチャネル形のMOS・F ET(以下、nMOSという)3nおよびpチャネル形 のMOS・FET(以下、pMOSという)3pが形成 されている。なお、このnMOS3nおよびpMOS3 pによってCMOS (Complimentary MOS)回路が形成さ れている。

【0033】nMOS3nは、pウエルPWの上部に互 いに離間して形成された一対の n 形半導体領域 3 n 1 と、半導体基板1上に形成されたゲート絶縁膜3ni と、その上に形成されたゲート電極3 ng とを有してい る。なお、一対のn形半導体領域3nlの間にnMOS 3nのチャネル領域が形成される。

【0034】Cのn形半導体領域3nlは、nMOS3 nのソース・ドレイン領域を形成するための領域であ り、チャネル領域側に配置された不純物濃度の低いn-形半導体領域3nlaと、その外側に配置された不純物 濃度の高い n * 形半導体領域3 n l b とを有している。 【0035】n- 形半導体領域3nlaおよびn・形半 導体領域3 n l b には、例えば n 形不純物のリンまたは 40 Asが含有されている。n形半導体領域3nlのチャネ ル側端部には短チャネル抑制用のp- 形半導体領域4p が形成されている。このp-形半導体領域4pには、例 えばp形不純物ホウ素等が含有されている。

【0036】なお、n形半導体領域3nlは、半導体基 板1上の層間絶縁膜5 aに穿孔された接続孔6を通じて 電極7aと電気的に接続されている。層間絶縁膜5a は、例えばSi〇、からなる。電極7aは、例えばタン グステン(W)の単体膜またはTi、TiNおよびWの 積層膜(Ti/TiN/W)からなる。

【0037】ゲート絶縁膜3niは、例えばSiO,か らなる。ゲート電極3ngは、例えば低抵抗ポリシリコ ン上にタングステンシリサイド等からなるシリサイド膜 が堆積されてなる。

【0038】なお、ゲート電極3ngの上面および側面 には、例えばSiO,からなるキャップ絶縁膜8および サイドウォール9が形成されている。

【0039】一方、pMOS3pは、nウエルNWの上 部に互いに離間して形成された一対の p 形半導体領域 3 p 1 と、半導体基板 1 上に形成されたゲート絶縁膜 3 p 10 iと、その上に形成されたゲート電極3pgとを有して いる。なお、一対のp形半導体領域3plの間にpMO S3pのチャネル領域が形成される。

【0040】このp形半導体領域3plは、pMOS3 pのソース・ドレイン領域を形成するための領域であ り、チャネル領域側に配置された不純物濃度の低いp-形半導体領域3 p 1 a と、その外側に配置された不純物 濃度の高いp* 形半導体領域3plbとを有している。

【0041】p 形半導体領域3plaおよびp 形半 導体領域3 p 1 b には、例えば p 形不純物のホウ素が含 20 有されている。p形半導体領域3nlのチャネル側端部 には短チャネル抑制用のn- 形半導体領域4nが形成さ れている。このn 形半導体領域4nには、例えばn形 不純物のリンまたはAs等が含有されている。

【0042】なお、p形半導体領域3p1は、半導体基 板1上の層間絶縁膜5 aに穿孔された接続孔6を通じて 電極7 bと電気的に接続されている。電極7 bは、例え ばWの単体膜またはTi/TiN/Wの積層膜からな

【0043】ゲート絶縁膜3piは、例えばSiO,か 30 らなる。ゲート電極3pgは、例えば低抵抗ポリシリコ ン上にタングステンシリサイド等からなるシリサイド膜 が堆積されてなる。

【0044】なお、このpMOS3pのゲート電極3p gの上面および側面には、例えばSiO。からなるキャ ップ絶縁膜5が形成されている。また、ゲート電極3 n g,3pgの側面には、例えばSiO,からなるサイド ウォール9が形成されている。

【0045】pウエルPWにおいて素子分離部2に囲ま れた領域には、pウエルPWに所定の電圧を供給するた めの p ウエル給電領域 10 p が形成されている。

【0046】pウエル給電領域10pは、不純物濃度の 低いp- 形半導体領域10paと、不純物濃度の高いp ・形半導体領域10pbと、n‐ 形半導体領域11nと を有している。

【0047】p⁻ 形半導体領域10paおよびp⁺ 形半 導体領域10pbには、例えばp形不純物のホウ素が含 有されている。また、n- 形半導体領域11nには、例 えばn形不純物のリンまたはAsが含有されている。

【0048】なお、pウエル給電領域10pは、半導体

基板1上の層間絶縁膜5aに穿孔された接続孔6を通じ て電極7 c と電気的に接続されている。電極7 c は、例 えばWの単体膜またはTi/TiN/Wの積層膜からな る。

【0049】とのp⁻ 形半導体領域10paと、p⁺ 形 半導体領域10pbと、n゚ 形半導体領域11nとは、 後述するように、上記したnMOS3nのp⁻ 形半導体 領域3plaと、p* 形半導体領域3plbと、n- 形 半導体領域4nとを形成するためのイオン注入時に同一 マスクで同時に形成されている。

【0050】とのpウエル給電領域10pの半導体領域 の分布を図2に示す。p- 形半導体領域10paは、最 も深い位置まで分布している。p・形半導体領域10p bは、p- 形半導体領域10paよりも浅い位置まで分 布している。また、n⁻ 形半導体領域11nは、p⁺ 形 半導体領域10pbよりも浅い位置に分布している。

【0051】ところで、図3は本発明者が検討した技術 であり、 n - 形半導体領域 1 1 n が p - 形半導体領域 1 Opaおよびp⁺ 形半導体領域10pbよりも深い位置 に分布し、pウエルPWに一部重なるように形成されて いる。この場合は、p・形半導体領域10pbとpウエ ルPWとの間に絶縁層が形成されるのと等価となり、p ウエルPWに給電できなくなってしまう。

【0052】しかし、本実施の形態1においては、図2 に示したように、n~ 形半導体領域 l l n が p・ 形半導 体領域10pbよりも浅い位置に分布しているため、p ウエルへの給電が可能になっている。

【0053】図1においてnウエルNWにおいて素子分 離部2に囲まれた領域には、nウエルNWに所定の電圧 を供給するためのnウエル給電領域10nが形成されて 30 いる。

【0054】nウエル給電領域10nは、不純物濃度の 低いn~形半導体領域10naと、不純物濃度の高いn * 形半導体領域10nbと、p⁻ 形半導体領域11pと を有している。

【0055】n- 形半導体領域10naおよびn+ 形半 導体領域10nbには、例えばn形不純物のリンまたは Asが含有されている。また、p⁻ 形半導体領域11p には、例えばp形不純物のホウ素が含有されている。

基板1上の層間絶縁膜5aに穿孔された接続孔6を通じ て電極7 dと電気的に接続されている。電極7 dは、例 えばWの単体膜またはTi/TiN/Wの積層膜からな る。

【0057】とのn⁻ 形半導体領域10naと、n⁺ 形 半導体領域10nbと、p゚ 形半導体領域11pとは、 後述するように、上記したnMOS3nのn‐ 形半導体 領域3nlaと、n゚ 形半導体領域3nlbと、p゚ 形 半導体領域4 p とを形成するためのイオン注入時に同一 マスクで同時に形成されている。

【0058】とのnウエル給電領域10nの半導体領域 の分布を図2に示す。 n - 形半導体領域10naは、最 も深い位置まで分布している。 n゚ 形半導体領域10n bは、n- 形半導体領域10naよりも浅い位置まで分 布している。また、p⁻ 形半導体領域llpは、n⁺ 形 半導体領域10nbよりも浅い位置に分布している。

18

【0059】ところで、上記したpウエル給電領域10 pと同様に、本発明者が検討した図3の技術の場合は、 p~ 形半導体領域11pがn- 形半導体領域10naお よびn⁺ 形半導体領域 I O n b よりも深い位置に分布 し、nウエルNWに一部重なるように形成されている。 との場合は、n・形半導体領域10n b と n ウエルN W との間に絶縁層が形成されるのと等価となり、nウエル NWに給電できなくなってしまう。

【0060】しかし、本実施の形態1においては、図2 に示したように、p⁻ 形半導体領域11pがn⁺ 形半導 体領域10 p b よりも浅い位置に分布しているため、 n ウエルへの給電が可能になっている。

【0061】次に、本実施の形態1の半導体集積回路装 置の製造方法を図4~図11によって説明する。

【0062】図4は本実施の形態1の半導体集積回路装 置の製造工程中における要部断面図である。半導体基板 1は、例えばp形のSi単結晶からなり、その上部に は、pウエルPWおよびnウエルNWが既に形成されて いる。

【0063】また、半導体基板1の上部には、素子分離 部2が形成されている。この素子分離部2は、半導体基 板1に形成された溝2 a内に、例えばSiO, 等からな る絶縁膜2bが埋め込まれて形成されている。

【0064】との素子分離部2は、例えば次のようにし て形成されている。まず、半導体基板1の素子分離領域 に、例えばフォトリソグラフィ技術およびドライエッチ ング技術によって溝2aを形成する。

【0065】続いて、溝2aを形成した後の半導体基板 1上に、例えばSiO. からなる絶縁膜をCVD法によ って堆積した後、その半導体基板1の主面をCMP(Ch emical Mechanical Polishing)技術によって平坦にす る。これにより、溝2a内に絶縁膜2bが残るようにし て素子分離部2を形成する。この平坦処理に際しては、 【0056】なお、nウエル供給領域10nは、半導体 40 半導体基板1の主面と素子分離部2の上面との高さが一 致するように完全に平坦にする。

> 【0066】素子分離部2に囲まれたpウエルPW上に は、ゲート絶縁膜3niを介してゲート電極3ngが形 成されている。ゲート絶縁膜3niは、例えばSiO, からなり、ゲート電極3ngは、例えば低抵抗ポリシリ コン上にタングステンシリサイド等からなるシリサイド 膜が堆積されてなる。なお、ゲート電極3 ngの上面お よび側面には、例えばSi〇、等からなるキャップ絶縁 膜8およびサイドウォール9が形成されている。

50 【0067】また、素子分離部2に囲まれたnウエルN

2U == 1 == 1 == 1

W上には、ゲート絶縁膜3piを介してゲート電極3pgが形成されている。ゲート絶縁膜3piは、例えばSiO,からなり、ゲート電極3pgは、例えば低抵抗ポリシリコン上にタングステンシリサイド等からなるシリサイド膜が堆積されてなる。なお、ゲート電極3pgの上面および側面には、例えばSiO,等からなるキャップ絶縁膜8およびサイドウォール9が形成されている。【0068】このようなゲート絶縁膜3ni,3pi、ゲート電極3ng,3pg、キャップ絶縁膜8およびサイドウォール9は、例えば次のように形成されている。【0069】まず、素子分離部2を形成した後の半導体上に対して熱酸化処理を施すことにより、pウエルPWおよびnウエルNW上にゲート絶縁膜3ni,3piを形成する。

【0070】続いて、半導体基板1上に、例えば低抵抗ポリシリコンからなる導体膜をCVD法等によって堆積した後、その導体膜上に、例えばタングステンシリサイド等からなる導体膜をCVD法等によって堆積し、さらに、その導体膜上に、例えばSiO,等からなる絶縁膜をCVD法等によって堆積する。

【0071】その後、その絶縁膜およびその下層の2層の導体膜をフォトリソグラフィ技術およびドライエッチング技術によってパターニングすることにより、ゲート電極3ng,3pgおよびキャップ絶縁膜8を形成する。

【0072】その後、半導体基板1上に、例えばSiO 、等からなる絶縁膜をCVD法等によって堆積した後、 その絶縁膜をエッチバック(異方性エッチング)するこ とにより、ゲート電極3ng,3pgおよびキャップ絶 縁膜8の側面にサイドウォール9を形成する。

【0073】次いで、図5に示すように、半導体基板1上に、PMOS形成領域およびpウエル給電領域を覆いnMOS形成領域およびnウエル給電領域が露出するようなフォトレジスト(第1マスク)12aをフォトリソグラフィ技術によって形成する。

【0074】続いて、そのフォトレジスト12aをマスクとして、半導体基板1に、例えばp形不純物のホウ素をイオン注入法等によって注入する。これは、nMOSの短チャネル抑制用のp⁻ 形半導体領域4pを形成するための工程である。

【0075】との際、その不純物イオンの入射角度を斜めとして4方向以上の方向から注入する。これにより、nMOS形成領域においては、不純物をゲート電極3ng端部の下層にもぐり込むように導入できるとともに、nウエル給電領域においては、p⁻ 形半導体領域11pの深さを比較的浅くすることが可能となっている。

【0076】なお、本実施の形態1では、半導体基板1 の主面に対する不純物イオンの入射角度が比較的なだら かとなるようにしている。また、この段階では、不純物 を活性化するための熱処理を行っていないので半導体領 50

域4p,11pは形成されていないが、説明を分かり易くするために図示する。

【0077】その後、図6に示すように、p⁻ 形半導体領域4p,11p形成用の不純物導入時に用いたフォトレジスト12aをマスクとして、半導体基板1に、例えばn形不純物のリンまたはAsをイオン注入法等によって注入する。これは、nMOSのn⁻ 形半導体領域3n1aおよびnウエル給電領域のn⁻ 形半導体領域10naを形成するための工程である。

【0078】この際、その不純物イオンの入射角度を斜めとして4方向以上の方向から注入する。ただし、この際には、nMOS形成領域において上記したp⁻ 形半導体領域4pよりも、ゲート電極3ng端部下層へのもぐり込み量が小さくなるように、例えば半導体基板1の主面に対する不純物の入射角度を上記したp⁻ 形半導体領域4pの際の不純物の入射角度よりも大にした状態で不純物イオンを注入する。

【0079】これにより、nMOS形成領域においては、n⁻ 形半導体領域3nlaのチャネル側端部にp⁻ 20 形半導体領域4pが残るようにすることができるとともに、nウエル給電領域においては、n⁻ 形半導体領域10naをp⁻ 形半導体領域11pよりも深く形成することが可能となっている。

【0080】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p, 11p, 3n1a, 10naは形成されていないが、説明を分かり易くするために図示する。

【0081】その後、図7に示すように、フォトレジスト12aをマスクとして、半導体基板1に、例えばn形不純物のリンまたはAsをイオン注入法等によって注入する。これは、nMOSのn*形半導体領域3nlbおよびnウエル給電領域のn*形半導体領域10nbを形成するための工程である。ただし、この際、その不純物イオンの入射角度を半導体基板1の主面に対して垂直にする。なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p,11p,3nla,3nlb,10na,10nbは形成されていないが、説明を分かり易くするために図示する。

【0082】このように本実施の形態1においては、n MOS3nが必要とするn形半導体領域3nl、p⁻ 形半導体領域4p およびnウエル給電領域10nを同一のフォトレジストマスクを用いたイオン注入方法によって形成することができる。

【0083】次いで、フォトレジスト12aを除去した後、図8に示すように、半導体基板1上に、nMOS形成領域およびnウエル給電領域を覆いpMOS形成領域およびpウエル給電領域が露出するようなフォトレジスト(第2マスク)12bをフォトリソグラフィ技術によって形成する。

io 【0084】続いて、そのフォトレジスト12bをマス

クとして、半導体基板 1 に、例えばn 形不純物のリンまたはA s をイオン注入法等によって注入する。これは、p M O S の短チャネル抑制用の<math>n $^-$ 形半導体領域 4 n を 形成するための工程である。

【0085】との際、その不純物イオンの入射角度を斜めとして4方向以上の方向から注入する。これにより、pMOS形成領域においては、不純物をゲート電極3pg端部の下層にもぐり込むように導入できるとともに、pウエル給電領域においては、n⁻ 形半導体領域11nの深さを比較的浅くすることが可能となっている。

【0086】なお、本実施の形態1では、半導体基板1の主面に対する不純物イオンの入射角度が比較的なだらかとなるようにしている。また、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p,4n,1lp,lln,3nla,3nlb,10na,10nbは形成されていないが、説明を分かり易くするために図示する。

【0087】その後、図9に示すように、フォトレジスト12bをマスクとして、半導体基板1に、例えばp形 不純物のホウ素をイオン注入法等によって注入する。C 20 れは、pMOSのp⁻ 形半導体領域3p1aおよびpウェル給電領域のp⁻ 形半導体領域10paを形成するための工程である。

【0088】との際、その不純物イオンの入射角度を斜めとして4方向以上の方向から注入する。ただし、との際には、pMOS形成領域において上記したn⁻ 形半導体領域4nよりも、ゲート電極3pg端部下層へのもぐり込み量が小さくなるように、例えば半導体基板1の主面に対する不純物の入射角度を上記したn⁻ 形半導体領域4nの際の不純物の入射角度よりも大にした状態で不 30 純物イオンを注入する。

【0089】これにより、pMOS形成領域においては、p⁻ 形半導体領域3plaのチャネル側端部にn⁻ 形半導体領域4nが残るようにすることができるとともに、pウエル給電領域においては、p⁻ 形半導体領域10paをn⁻ 形半導体領域11nよりも深く形成することが可能となっている。

【0090】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p, 4n, 11p, 11n, 3n1a, 3n1b, 3p1a, 10na, 10nb, 10paは形成されていないが、説明を分かり易くするために図示する。

【0091】その後、図10に示すように、フォトレジスト12bをマスクとして、半導体基板1に、例えばp形不純物のホウ素をイオン注入法等によって注入する。これは、pMOSのp・形半導体領域3plbおよびpウエル給電領域のp・形半導体領域10pbを形成するための工程である。ただし、この際、その不純物イオンの入射角度を半導体基板1の主面に対して垂直にする。

ための熱処理を行っていないので半導体領域4p,4 n,11p,11n,3n1a,3n1b,3p1a, 3p1b,10na,10nb,10pa,10pbは 形成されていないが、説明を分かり易くするために図示 する。

【0093】とのように本実施の形態1においては、p MOS3pが必要とするp形半導体領域3pl、n⁻形半導体領域4nおよびpウエル給電領域10pを同一のフォトレジストマスクを用いたイオン注入方法によって10形成することができる。

【0094】次いで、図11に示すように、半導体基板1上に、例えばSiOz等からなる層間絶縁膜5aをCVD法等によって堆積した後、その層間絶縁膜5aにnMOS3nのn形半導体領域3nl、pMOS3pのp形半導体領域3pl、nウエル給電領域10nおよびpウエル給電領域10pが露出するような接続孔6をフォトリソグラフィ技術およびドライエッチング技術等によって穿孔する。

【0095】その後、半導体基板1上に、例えばWの単体膜またはTi/TiN/Wの積層膜からなる導体膜をスパッタリング法等によって堆積した後、その導体膜をフォトリソグラフィ技術およびドライエッチング技術等によってバターニングすることにより、電極7a~7dを形成する。ここで、pウエルPWには、電極7Cにより第1の電源電位(例えばVss)が印加され、nウエルNWには、電極7dにより、第2の電源電位(例えばVdd)が印加される。

【0096】以降は、通常の半導体集積回路装置の配線 形成工程によって形成すれば良いので説明を省略する。 【0097】とのように、本実施の形態1においては、 以下の効果を得ることが可能となる。

【0098】(1).nMOS3nのn⁻ 形半導体領域3nla、n⁺ 形半導体領域3nlb、短チャネル効果抑制用のp⁻ 形半導体領域4p およびnウエル給電領域10nを同一のフォトレジスト12aをマスクにしたイオン注入工程によって形成することにより、フォトマスクの枚数を低減することが可能となる。

【0099】(2).pMOS3pのp⁻ 形半導体領域3pla、p⁺ 形半導体領域3plb、短チャネル効果抑制 40 用のn⁻ 形半導体領域4n およびpウエル給電領域10pを同一のフォトレジスト12bをマスクにしたイオン 注入工程によって形成することにより、フォトマスクの 枚数を低減することが可能となる。

【0100】(3).上記(1) および(2) により、フォトマスクの枚数を大幅に低減することができるので、半導体集積回路装置の製造コストを大幅に低減することが可能となる。

ための工程である。ただし、との際、その不純物イオン 【0101】(4).n MOS3nのn‐形半導体領域3n の入射角度を半導体基板1の主面に対して垂直にする。 la、n‐形半導体領域3nlb、短チャネル効果抑制 【0092】なお、この段階では、不純物を活性化する 50 用のp‐形半導体領域4pおよびnウエル給電領域10 20

74

nを同一のフォトレジスト12 a をマスクにしたイオン 注入工程によって形成することにより、フォトレジスト 膜の塗布、露光および現像等の一連の工程を低減するこ とが可能となる。

【0102】(5).pMOS3pのp⁻ 形半導体領域3pla、p⁺ 形半導体領域3plb、短チャネル効果抑制用のn⁻ 形半導体領域4n およびpウエル給電領域10pを同一のフォトレジスト12bをマスクにしたイオン注入工程によって形成することにより、フォトレジスト膜の塗布、露光および現像等の一連の工程を低減する210とが可能となる。

【0103】(6).上記(4) および(5) により、半導体集 積回路装置の製造工程中における異物の付着率を低減す ることができるので、半導体集積回路装置の歩留りおよ び信頼性を向上させることが可能となる。

【0104】(7).上記(4) および(5) により、フォトレジスト膜の塗布、露光および現像等の一連の工程を大幅に低減することができるので、nMOS3nおよびpMOS3pを同一の半導体基板1上に有する半導体集積回路装置の製造時間を短縮することが可能となる。

【0105】(8).n MOS3n およびp MOS3pの短 チャネル効果を抑制することが可能となる。

【 0 1 0 6 】(9).n MOS 3 n および p MOS 3 p の電 流駆動能力を向上させることが可能となる。

【0107】(10). 上記(4) および(5) により、半導体集積回路装置の製造工程の大幅な増加を招くことなく、短チャネル効果に対する抑制機能を有するnMOS3n およびpMOS3pを同一の半導体基板1上に形成することが可能となる。

【0108】(実施の形態2)図12は本発明の他の実 30施の形態である半導体集積回路装置の要部断面図、図13〜図16は図12の半導体集積回路装置の製造工程中における要部断面図である。

【0109】図12に示す本実施の形態2の半導体集積回路装置は、例えばDRAM(Dynamic Random Access Memory)であり、図12の左側は周辺回路領域Pを示し、図12の右側はメモリセル領域Mを示している。

【0110】周辺回路領域Pは前記実施の形態1と同じなので説明を省略する。したがって、ここではメモリセル領域Mについて説明する。

【0111】メモリセル領域Mにおける半導体基板1の上部には、pウエルPWが形成されている。このpウエルPWは、例えば周辺回路領域PのpウエルPWと同時に形成されており、例えばp形不純物のホウ素が導入されている。

【0112】とのpウエルPW上には、メモリセルMCが形成されている。とのメモリセルMCは、1つのメモリセル選択MOS・FET(以下、選択MOSという)13と1つのキャパシタ(容量素子)14とから構成されている。

【0113】選択MOS13は、例えばnチャネル形のMOS・FETからなり、半導体基板1の上部に互いに離間して形成された一対の半導体領域13nla,13nlbと、半導体基板1上に形成されたゲート絶縁膜13niと、その上に形成されたゲート電極13ngとを有している。

【0114】半導体領域13nla,13nbは、選択MOS13のソース領域およびドレイン領域を形成するための領域であり、この半導体領域13nla,13nlbには、例えばn形不純物のリンまたはヒ素(As)が導入されている。

【0115】半導体領域13nlaは、半導体領域13nla1と、その内側に形成された不純物濃度の高い半導体領域13nla2とで構成され、半導体領域13nlbは、半導体領域13nlb1と、その内側に形成された不純物濃度の高い半導体領域13nlb2とで構成されている。なお、この半導体領域13nla,13nlbの間に選択MOS13のチャネル領域が形成されている。

【0116】ゲート絶縁膜13niは、例えばSiO,からなる。また、ゲート電極13ngは、例えば低抵抗ポリシリコン膜からなる導体膜上に、例えばタングステンシリサイド(WSi,)からなる導体膜が堆積されて形成されている。この上層の導体膜により、ゲート電極13ngの低抵抗化を図っている。ただし、ゲート電極13ngは、低抵抗ポリシリコンの単体膜で形成しても良し、タングステン等のような所定の金属でも良い。

【0117】とのゲート電極13ngは、ワード線WLの一部でもある。ワード線WLは、選択MOS13のしきい値電圧を得るために必要な一定の幅を有している。【0118】とのゲート電極13ng(ワード線WL)の上面および側面は、キャップ絶縁膜15およびサイドウォール16によって被覆されている。本実施の形態2においては、キャップ絶縁膜15およびサイドウォール16が、例えば窒化シリコンからなる。これらのキャップ絶縁膜15およびサイドウォール16は、層間絶縁膜5aによって被覆されている。

【0119】メモリセル領域Mには、半導体基板1の上層部の半導体領域13nla,13nlbが露出するような接続孔17a,17bが形成されている。

【0120】キャップ絶縁膜15およびサイドウォール16は、接続孔17a,17bを形成する際にエッチングストッパとして機能し、互いに隣接するワード線WL間に接続孔17a,17bを自己整合的に形成するための膜として機能している。

【0121】このため、例えば接続孔17a,17bが ワード線WLの幅方向に多少ずれたとしても、キャップ 絶縁膜15およびサイドウォール16がエッチングスト ッパとして機能するので、その接続孔17a,17bか 50 らワード線WLの一部が露出するようなこともない。し (14)

たがって、接続孔17a,17bのワード線WLに対す る位置合わせ余裕を小さくすることができる。

【0122】なお、接続孔17a,17bがワード線W Lの長手方向にずれたとしても、ここでは層間絶縁膜の 厚さがある程度確保されているので、接続孔17a,1 7 bから半導体基板 1 の上面が露出することもない。

【0123】接続孔17a,17b内には、例えば低抵 抗ポリシリコンからなる導体膜18が埋め込まれてい る。

【0124】層間絶縁膜5a上には、ビット線BLが形 10 成されている。このビット線BLは、例えばWの単体膜 またはTi/TiN/Wの積層膜からなり、接続孔17 a,19を介して半導体領域13nlaと電気的に接続 されている。とのビット線BLは、上記したワード線W しと直交するように配置されている。

【0125】とのビット線BLの上層には、例えば円筒 形のキャバシタ14が形成されている。すなわち、本実 施の形態1のDRAMは、ビット線BLの上層にキャパ シタ14を設ける構造となっている。このキャパシタ1 4は、第1電極14a表面にキャパシタ絶縁膜14bを 20 介して第2電極14cが被覆され構成されている。

【0126】第1電極14aは、例えば低抵抗ポリシリ コンからなり、層間絶縁膜5 bの接続孔2 0 および接続 孔17b内に埋め込まれた導体膜18を通じて選択MO S13の一方の半導体領域13nlaと電気的に接続さ れている。

【0127】キャパシタ絶縁膜14bは、例えば窒化シ リコン膜上にSiO、膜が堆積されて形成されている。 また、第2電極14cは、例えば低抵抗ポリシリコンか らなり、所定の配線と電気的に接続されている。

【0128】一方、メモリセル領域Mにおいて素子分離 部2に囲まれた領域にも、pウエルPWに所定の電圧を 供給するためのpウエル給電領域10p′が形成されて いる。

【0129】pウエル給電領域10p'は、不純物濃度 の低い p 形半導体領域 10 p a と、不純物濃度の高い p⁺ 形半導体領域10pbと、n⁻ 形半導体領域11n とを有している。

【0130】p⁻ 形半導体領域10paおよびp⁺ 形半 導体領域10pbには、例えばp形不純物のホウ素が含 40 有されている。また、n - 形半導体領域111bには、例 えばn形不純物のリンまたはAsが含有されている。

【0131】なお、pウエル給電領域10p'は、半導 体基板1上の層間絶縁膜5 a に穿孔された接続孔6を通 じて電極7eと電気的に接続されている。メモリセルが 形成されたpウエルPWには、第1電源電位(例えばV ss)又は第3電源電位(例えばVbb=-2V)が印 加される。電極7eは、例えばWの単体膜またはTi/ TiN/Wの積層膜からなる。

半導体領域10pbと、n-形半導体領域11nとは、 後述するように、上記したnMOS3nのp‐ 形半導体 領域3plaと、p* 形半導体領域3plbと、n~ 形 半導体領域4 n とを形成するためのイオン注入時に同一 マスクで同時に形成されている。

【0133】次に、本実施の形態2の半導体集積回路装 置の製造方法を図13~図16によって説明する。

【0134】図13は本実施の形態2における半導体集 積回路装置の製造工程中の要部断面図を示している。半 導体基板1には、pウエルPW、nウエルNW、素子分 離部2、ゲート電極3ng,3pg,13ngおよびキ ャップ絶縁膜8,15が形成されている。

【0135】このような半導体基板1に対して、メモリ セルの選択MOS用の半導体領域13nla1,13nl b1 を形成するために、例えばn形不純物のリンまたは Asをイオン注入法等によって注入する。この際の不純 物のドーズ量は、例えば2×10¹³個/cm²程度であ る。この不純物注入工程は、半導体基板1の主面全面に マスク無しでイオン注入する。したがって、このn形不 純物はメモリセル領域以外の周辺回路領域P(pMOS 領域やpウエル給電領域を含む)にも注入される。この 周辺回路領域Pおよびメモリセル領域Mのpウエル給電 領域では、この不純物注入工程で形成される半導体領域 をn‐ 形の半導体領域13nlで示す。なお、この段階 では、不純物を活性化するための熱処理を行っていない のでn⁻形の半導体領域13nl,13nla1,13n 1b1は形成されていないが、説明を分かり易くするた めに図示する。

【0136】続いて、半導体基板1上に、例えばSiO 30 、等からなる絶縁膜をCVD法等によって堆積した後、 その絶縁膜をエッチバック (異方性エッチング) すると とにより、図14に示すように、ゲート電極3ng,3 pg, 13ngの側面にサイドウォール9, 16を形成 する。なお、この段階では、不純物を活性化するための 熱処理を行っていないのでn⁻ 形の半導体領域13n 1,13nla1,13nlb1 は形成されていないが、 説明を分かり易くするために図示する。

【0137】その後、図15に示すように、半導体基板 1上に、周辺回路領域PにおけるnMOS形成領域およ びnウエル給電領域10nを露出し、pMOS形成領 域、pウエル給電領域10pおよびメモリセル領域M (メモリセルのpウエル給電領域10p'を含む)を被 覆するようなフォトレジスト(第1マスク)12cをフ ォトリソグラフィ技術によって形成する。

【0138】次いで、そのフォトレジスト12cをマス クとして、前記実施の形態1と同様に不純物イオンを注 入することにより、周辺回路領域PにおけるnMOS3 nのn⁻ 形半導体領域3nla、短チャネル抑制用のp - 形半導体領域4p、n・形半導体領域3nlbおよび 【0132】とのp~形半導体領域10paと、p.形 50 nウエル給電領域10nを形成するための不純物導入工 程を行う。

【0139】すなわち、フォトレジスト12cをマスク として、例えばp‐ 形半導体領域4p,11p形成用の p形不純物のホウ素等を半導体基板1の主面に対して斜 め方向からイオン注入する。この際のドーズ量は、例え ば4×1011個/cm1程度である。続いて、同じフォ トレジスト12cをマスクとして、例えばn~ 形半導体 領域3 n l a , 10 n a 形成用の n 形不純物のリンまた はAsを半導体基板1の主面に対して斜めに、かつ、p - 形半導体領域4 p 形成用の p 形不純物注入時の注入角 10 度と同じにして打ち込む。との際のドーズ量は、例えば 1×10¹¹個/cm¹程度である。その後、同じフォト レジスト12cをマスクとして、n* 形半導体領域3n lb, l0nb形成用のn形不純物のリンまたはAsを 半導体基板1の主面に対して垂直にイオン注入する。 と の際のドーズ量は、例えば3×1011個/cm1程度で ある。n^{*} 形半導体領域3 n l b, l O n b 形成用のn 形不純物はn・形半導体領域3 n l b, 10 n b が n ウ エルNWと接するように深くイオン打ち込みする。

【0140】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p,11p,3nla,3nlb,10na,10nb,13nl,13nla1,13nlb1は形成されていないが、説明を分かり易くするために図示する。

【0141】この際、メモリセル領域Mには、フォトレジスト12cが被覆されているので、n⁻ 形半導体領域3nlb およびnウエル給電領域10nを形成するための不純物が注入されない。このため、メモリセル領域Mにおいて接合電界が増加せず、欠陥も形成されないため、接合リークが増加せず、リフレッシュ特性の劣化を抑制することが可能となっている。

【0142】また、n⁻ 形半導体領域3nla、n⁺ 形半導体領域3nlbおよびnウエル給電領域10nを同一のフォトレジスト12cをマスクにしたイオン注入工程によって形成することにより、フォトマスクの枚数を低減することができ、フォトレジスト膜の塗布、露光および現像等の一連の工程を低減することが可能となる。【0143】続いて、そのフォトレジスト12cを除去した後、図16に示すように、半導体基板1上に、周辺回路領域Pのpウエル給電領域10p,pMOS形成領域およびメモリセル領域Mのpウエル給電領域10p′を露出させ、周辺回路領域PにおけるnMOS形成領域、nウエル給電領域10nおよびメモリセル領域Mを被覆するようなフォトレジスト(第2マスク)12dをフォトリソグラフィ技術によって形成する。

【0144】その後、そのフォトレジスト12dをマスクとして、前記実施の形態1と同様に不純物イオンを注入することにより、周辺回路領域PにおけるpMOS3pのp[®] 形半導体領域3p1a、p[®] 形半導体領域3p

1 b、短チャネル抑制用のn⁻ 形半導体領域4n および pウエル給電領域10pの半導体領域を形成するための 不純物の導入工程を行う。

28

【0145】すなわち、フォトレジスト12dをマスク として、例えばn 形半導体領域4n,11n形成用の n形不純物のリンまたはAs等を半導体基板1の主面に 対して斜め方向からイオン注入する。この際のドーズ量 は、例えば3×1011個/cm1 程度である。続いて、 同じフォトレジスト12dをマスクとして、例えばp⁻ 形半導体領域3 p l a , l 0 p a 形成用の p 形不純物の ホウ素を半導体基板 1 の主面に対して斜めに、かつ、n ・ 形半導体領域4n形成用のn形不純物注入時の注入角 度と同じにして打ち込む。この際のドーズ量は、例えば 3×1013個/cm2 程度である。このドーズ量は、メ モリセル選択用MOSのソース・ドレインとなる半導体 領域13nlal, 13nlblを形成するためのn形 不純物のドーズ量よりも大であり、p形不純物とこのn 形不純物の差分がp- 形半導体領域3 pla, 10 pa の濃度となる。その後、同じフォトレジスト12dをマ スクとして、p^{*} 形半導体領域3plb,10pb形成 用の p 形不純物のホウ素を半導体基板 1 の主面に対して 垂直にイオン注入する。この際のドーズ量は、例えば3 ×10¹ が個/c m² 程度である。p¹ 形半導体領域3 p 1b, 10pa形成のp形不純物は、p* 形半導体領域 3plb、10paがpウエルPWと接するように深く イオン打ち込みする。

【0146】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p, 11p, 3n1a, 3n1b, 10na, 10nb, 4n, 11n, 3p1a, 3p1b, 10pa, 10pb, 13n1, 13n1a1, 13n1b1 は形成されていないが、説明を分かり易くするために図示する。

【0147】この際、メモリセル領域Mには、フォトレ ジスト12dが被覆されているので、p~ 形半導体領域 3 p l a 、 p * 形半導体領域3 p l b および p ウエル給 電領域10pを形成するための不純物が注入されない。 【0148】また、p⁻ 形半導体領域3pla、p⁺ 形 半導体領域3p1bおよびpウエル給電領域10pを同 一のフォトレジスト12dをマスクにしたイオン注入工 40 程によって形成することにより、フォトマスクの枚数を 低減することができ、フォトレジスト膜の塗布、露光お よび現像等の一連の工程を低減することが可能となる。 【0149】次いで、フォトレジスト12 dを除去し、 半導体基板1に対して熱処理を施して半導体基板1に注 入した不純物の活性化および拡散処理を施した後、図1 2に示したように、メモリセル領域Mにおけるサイドウ ォール16をエッチングストッパとして接続孔17a. 17bをフォトリソグラフィ技術およびドライエッチン グ技術によって穿孔し、さらに、その接続孔17a,1 50 7 b 内に導体膜 1 8 を埋め込む。

【0150】続いて、半導体基板1上に、例えばSiO 2 等からなる層間絶縁膜5aをCVD法等によって堆積した後、その一部に接続孔6,19をフォトリソグラフィ技術およびドライエッチング技術によって穿孔する。【0151】その後、層間絶縁膜5a上に、例えばWの単体膜またはTi/TiN/Wの積層膜からなる導体膜をスパッタリング法等によって堆積した後、その導体膜をフォトリソグラフィ技術およびドライエッチング技術等によってパターニングすることにより電極7a~7e およびビット線BLを形成する。

【0152】その後、半導体基板1上に、例えばSiO 2 等からなる層間絶縁膜をCVD法等によって堆積した後、通常のDRAMの形成方法によってキャパシタ14を形成する。

【0153】とのように本実施の形態2によれば、前記 実施の形態1で得られた効果の他に、以下の効果を得る ことが可能となる。

【0154】(1).nMOS3nのn⁻ 形半導体領域3n la、n⁺ 形半導体領域3nlb、nウエル給電領域1 0n、および短チャネル効果抑制用のp⁻ 形半導体領域20 4pを形成するための不純物イオンが、メモリセル領域 Mには注入されないので、メモリセル領域Mにおいて接 合電界が増加せず、欠陥も形成されないため、接合リー クが増加せず、リフレッシュ特性の劣化を抑制すること が可能となる。

【0155】(2).メモリセル選択用MOSのソース・ドレインとなる半導体領域13nlal,13nlblを形成するためのイオン打ち込みをフォトマスクを使用せずに行うことにより、製造工程数を低減できる。

【0156】(実施の形態3)図17は本発明の他の実 30施の形態である半導体集積回路装置の製造工程中における要部断面図である。

【0157】図17は本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図を示している。半導体基板1には、pウエルPW、nウエルNW、素子分離部2、ゲート電極3ng,3pg,13ng、キャップ絶縁膜8,15およびサイドウォール9,16が既に形成されている。

【0158】 このような半導体基板 1 に対して、メモリセルの選択MOS用の半導体領域 13 n 1 a 1, 13 b 1 b 1 を形成するため、例えば n 形不純物のリンまたは A s をイオン注入法等によって注入する。ドーズ量は 2 × 10¹³ c m⁻² とする。

【0159】この不純物注入工程は、半導体基板1の主面全面にマスク無しでイオン注入する。したがって、このn形不純物はメモリセル領域以外の周辺回路領域P

(pMOS領域やpウエル給電領域を含む)にも注入される。この周辺回路領域Pおよびメモリセル領域MOpウエル給電領域では、この不純物注入工程で形成される半導体領域en- 形の半導体領域13n1で示す。な

お、この段階では、不純物を活性化するための熱処理を行っていないので n^- 形の半導体領域 13nl,13n 1a1,13nlb1 は形成されていないが、説明を分かり易くするために図示する。

【0160】とのように、本実施の形態3においては、メモリセルの選択MOS用の半導体領域13nla1,13nlb1を形成するための不純物イオンの注入をサイドウォール9,16を形成した後に行う。

【0161】 この場合にサイドウォール9, 16は、そ の後の熱処理により半導体領域13nla1,13nlb 1の不純物が拡散することによりパンチスルーが生じないような幅を持つように形成し、かつ、その後の熱処理後にその半導体領域13nla1,13nlb1がゲート電極13ngの端部から離れてしまわないような幅を持つように形成しておく。

【0162】続いて、図18に示すように、半導体基板1上に、周辺回路領域PにおけるnMOS形成領域、nウエル給電領域10nを露出し、周辺回路領域PにおけるpMOS形成領域、pウエル給電領域10pおよびメモリセル領域M(pウエル給電領域10p'を含む)を被覆するようなフォトレジスト(第1マスク)12eをフォトリソグラフィ技術によって形成する。

【0163】次いで、そのフォトレジスト12eをマスクとして、前記実施の形態1と同様に不純物イオンを注入することにより、周辺回路領域PにおけるnMOS3nのn形半導体領域3nl(n⁻ 形半導体領域3nla、n⁺ 形半導体領域3nlb)、短チャネル抑制用のp⁻ 形半導体領域4pおよびnウエル給電領域10nを形成するための不純物導入工程を行う。

0 【0164】すなわち、フォトレジスト12eをマスクとして、例えば p^- 形半導体領域4p, 11p形成用のp形不純物のホウ素等を半導体基板1の主面に対して斜め方向からイオン注入する。この際のドーズ量は、例えば 4×10^{11} 個 $/cm^1$ 程度である。

【0165】続いて、同じフォトレジスト12eをマスクとして、例えば n^- 形半導体領域3n1a, 10na 形成用のn 形不純物のリンまたはAs を半導体基板1の主面に対して斜めに、かつ、 p^- 形半導体領域4p 形成用のp 形不純物注入時の注入角度と同じにして打ち込む。この際のドーズ量は、例えば 1×10^{14} 個 $/cm^2$ 程度である。この場合でもp 形不純物の方がn 形不純物よりも拡散係数が大きいので n^- 形半導体領域3n1a のチャネル側端部に p^- 形半導体領域4p を形成できる。

【0166】その後、同じフォトレジスト12eをマスクとして、n* 形半導体領域3nlb,10nb形成用のn形不純物のリンまたはAsを半導体基板1の主面に対して垂直にイオン注入する。この際のドーズ量は、例えば3×1016個/cm²程度である。n* 形半導体領50 域3nlb,10nb形成用のn形不純物は、n*形半

導体領域3nlb,l0nbがnウエルNWと接するよ うに深くイオン打ち込みする。

【0167】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p,11p,3nla,3nlb,10na,10nb,13nl,13nla1,13nlb1は形成されていないが、説明を分かり易くするために図示する。

【0168】この際、メモリセル領域Mには、フォトレジスト12eが被覆されているので、n-形半導体領域3nlbおよびnウエル給10電領域10nを形成するための不純物が注入されない。このため、メモリセル領域Mにおいて接合電界が増加せず、欠陥も形成されないため、接合リークが増加せず、リフレッシュ特性の劣化を抑制することが可能となっている。

【0169】また、n⁻ 形半導体領域3nla、n⁺ 形半導体領域3nlakn⁻ 形半導体領域3nlakn⁻ 形半導体領域3nlakn⁻ 形半導体領域3nlakn⁻ 形半導体領域3nlakn⁻ 形容同一のフォトレジスト12eをマスクにしたイオン注入工程によって形成することにより、フォトマスクの枚数を低減することができ、フォトレジスト膜の塗布、露光お 20よび現像等の一連の工程を低減することが可能となる。【0170】続いて、そのフォトレジスト12eを除去した後、図19に示すように、半導体基板1上に、周辺回路領域PのpMOS形成領域とpウエル給電領域10pとメモリセル領域Mのpウエル給電領域10pを露出し、周辺回路領域PにおけるnMOS形成領域、nウエル給電領域10nおよびメモリセル領域Mを被覆するようなフォトレジスト(第2マスク)12fをフォトリソグラフィ技術によって形成する。

【0171】その後、そのフォトレジスト12fをマス 30 クとして、前記実施の形態1と同様に不純物イオンを注入することにより、周辺回路領域PにおけるpMOS3 pのp形半導体領域3pl(p⁻ 形半導体領域3pl a、p⁺ 形半導体領域4plb)、短チャネル抑制用の n⁻ 形半導体領域4n およびpウエル給電領域10pの半導体領域を形成するための不純物導入工程を行う。

【0172】すなわち、フォトレジスト12 f をマスクとして、例えば n^- 形半導体領域4n, 11n形成用のn形不純物のリンまたはAs 等を半導体基板1の主面に対して斜め方向からイオン注入する。この際のドーズ量 40は、例えば 3×10^{12} 個/ cm^2 程度である。

【0173】続いて、同じフォトレジスト12fをマスクとして、例えばp⁻ 形半導体領域3pla,10pa形成用のp形不純物のホウ素を半導体基板1の主面に対して斜めに、かつ、n⁻ 形半導体領域4n形成用のn形不純物注入時の注入角度と同じにして打ち込む。この際のドーズ量は、例えば3×10¹¹個/cm²程度である。この場合、p⁻ 形半導体領域3plaのチャネル側端部にn⁻ 形半導体領域4nが残るように、そのp形不純物のイオン打ち込みエネルギーを設定すると良い。こ

れにより、 p^- 形半導体領域3plaのチャネル側端部 kn^- 形半導体領域4nを形成できる。

32

【0174】その後、同じフォトレジスト12 dをマスクとして、p* 形半導体領域3 p l b , 10 p b 形成用のp 形不純物のホウ素を半導体基板1の主面に対して垂直にイオン注入する。この際のドーズ量は、例えば3×1016個/cm² 程度である。p* 形半導体領域3 p l b , 10 p a は実施の形態2 と同様に、p ウエルP W と接するように深く形成する。

【0175】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p, 11p, 3n1a, 3n1b, 10na, 10nb, 4n, 11n, 3p1a, 3p1b, 10pa, 10pb, 13n1, 13n1a1, 13n1b1 は形成されていないが、説明を分かり易くするために図示する。

【0176】との際、メモリセル領域Mには、フォトレジスト12fが被覆されているので、 p^- 形半導体領域3p1a、 p^+ 形半導体領域3p1bおよびpウエル給電領域10pを形成するための不純物が注入されない。

【0177】また、p⁻ 形半導体領域3pla、p⁺ 形半導体領域3plbおよびpウエル給電領域10pを同一のフォトレジスト12fをマスクにしたイオン注入工程によって形成することにより、フォトマスクの枚数を低減することができ、フォトレジスト膜の塗布、露光および現像等の一連の工程を低減することが可能となる。【0178】次いで、フォトレジスト12fを除去し、

半導体基板1に対して熱処理を施すことにより半導体基板1に注入した不純物の活性化および拡散処理を施した後、図20に示すように、メモリセル領域Mにおけるサイドウォール16をエッチングストッパとして接続孔17a,17bをフォトリソグラフィ技術およびドライエッチング技術によって穿孔し、さらに、その接続孔17a,17b内に、例えばn形不純物のリンが含有される低抵抗ポリシリコンからなる導体膜18を埋め込む。その後、熱処理を施すことにより、導体膜18に含有される不純物を半導体基板1に拡散させてn*形半導体領域13nla2,13nlb2を形成する。

【0179】続いて、半導体基板1上に、例えばSiO 第からなる層間絶縁膜5 aをCVD法等によって堆積した後、その一部に接続孔6,19をフォトリソグラフィ技術およびドライエッチング技術によって穿孔する。【0180】その後、層間絶縁膜5 a上に、例えばWの単体膜またはTi/TiN/Wの積層膜からなる導体膜をスパッタリング法等によって堆積した後、その導体膜をフォトリソグラフィ技術およびドライエッチング技術等によってパターニングすることにより電極7 a~7 e およびビット線BLを形成する。

【0181】その後、半導体基板1上に、例えばSiO 、等からなる層間絶縁膜をCVD法等によって堆積した 50 後、通常のDRAMの形成方法によってキャパシタ14 を形成する。

【0182】このように、本実施の形態3においては、 前記実施の形態1,2で得られた効果の他に、以下の効 果を得ることが可能となる。

【0183】(1).メモリセルMCの選択MOS13の短 チャネル効果を抑制することが可能となる。

【0184】(2).nMOS3nにも打ち込まれてしまう 選択MOS13のn・形半導体領域13nla用のn形 不純物をサイドウォール9, 16の形成後に注入するこ とにより、サイドウォール9,16の厚さにばらつきが 10 成する。 あるため p M O S 3 p の特性に影響を与え難い構造とす ることが可能となる。

【0185】(実施の形態4)図21~図33は本発明 の他の実施の形態である半導体集積回路装置の製造工程 中における要部断面図、図34~図37は本実施の形態 の半導体集積回路装置の各部の不純物濃度分布を説明す るための説明図、図38は本実施の形態の半導体集積回 路装置のメモリセル領域の要部拡大断面図、図39は図 38のメモリセル選択MOS・FETのソース・ドレイ ンの不純物濃度分布を説明するための説明図である。

【0186】図21は本実施の形態4における半導体集 積回路装置の製造工程中の要部断面図を示している。半 導体基板 1 には、pウエルPW、nウエルNW、素子分 離部2、ゲート電極3ng,3pg,13ngおよびキ ャップ絶縁膜8,15が形成されている。このゲート電 極3ng,3pg,13ngは、例えば低抵抗ポリシリ コン膜の単体膜、低抵抗ポリシリコン膜上にタングステ ンシリサイド等のようなシリサイド膜を積み重ねてな る、いわゆるポリサイド構造または低抵抗ポリシリコン 膜上に窒化チタンや窒化タングステン等のようなバリア 30 金属膜を介してタングステン等のような金属膜を積み重 ねてなる、いわゆるポリメタル構造で構成されている。 なお、キャップ絶縁膜8は、例えば窒化シリコンからな

【0187】まず、とのような半導体基板1に、例えば n形不純物のリンまたはAsをゲート電極3ng,3p g, 13ngおよびキャップ絶縁膜8, 15をマスクと してイオン注入法等によって注入する。不純物のドーズ 量は、例えば2×10∵個/cm²程度である。この不 純物注入工程は、メモリセル選択MOS・FET用のn 40 p, l3nl, l3nla1, l3nlb1 は形成されて - 形半導体領域(第10半導体領域)13nla1,13 nlb1を形成するための工程であり、半導体基板lの 主面全面にマスク無しでイオン注入する。したがって、 とのn形不純物はメモリセル領域以外の周辺回路領域P (pMOS領域やpウエル給電領域を含む) にも注入さ れる。この周辺回路領域Pおよびメモリセル領域Mのp ウエル給電領域では、との不純物注入工程で形成される 半導体領域をn- 形の半導体領域13 n l で示す。な お、この段階では、不純物を活性化するための熱処理を

la1,13nlb1 は形成されていないが、説明を分か り易くするために図示する。

【0188】続いて、半導体基板1上に、例えばSiO , または窒化シリコン等からなる絶縁膜をCVD法等に よって堆積した後、その絶縁膜を異方性のドライエッチ ング法等によってエッチバックすることにより、図22 に示すように、ゲート電極3ng,3pg、キャップ絶 縁膜8、ゲート電極13ng(ワード線WL)およびキ ャップ絶縁膜15の側面にサイドウォール9,16を形

【0189】その後、図23に示すように、半導体基板 1上に、周辺回路領域PにおけるnMOS形成領域およ びnウエル給電領域10nが露出し、周辺回路領域Pに おける p M O S 形成領域、周辺回路領域 p およびメモリ セル領域Mにおけるpウエル給電領域10p,10p2 さらにはメモリセル領域Mを被覆するようなフォトレジ スト(第1マスク)12cをフォトリソグラフィ技術に よって形成する。

【0190】続いて、前記実施の形態1と同様に、その 20 フォトレジスト12cをマスクとして、例えばp形不純 物のホウ素をイオン注入法等によって半導体基板1に注 入する。この不純物のドーズ量は、例えば4×1012個 /c m² 程度である。この不純物導入工程は、周辺回路 領域PにおけるnMOSの短チャネル抑制用のp‐ 形半 導体領域(第3半導体領域)4pを形成するための工程 である。

【0191】この際、半導体基板1を傾けることによ り、その不純物を半導体基板 1 の主面に対して斜めに注 入する。これは、その不純物をゲート電極端に到達さ せ、かつ、フォトレジスト12cおよびゲート電極によ るシャドウィング効果を防止するためである。これによ り、nMOS形成領域においては不純物をゲート電極3 ng端部の下にもぐり込むように導入できるとともに、 nウエル給電領域10nにおいてはp⁻ 形半導体領域 (第3半導体領域)11pの深さを比較的浅くすること が可能となっている。その不純物の注入方向は、特限定 されないが4方向以上とする。

【0192】なお、との段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p,11 いないが、説明を分かり易くするために図示する。

【0193】その後、図24に示すように、p- 形半導 体領域4 p , 1 1 p 形成用の不純物の導入時に用いたフ ォトレジスト12cをマスクとして、半導体基板1に、 例えばn形不純物のリンまたはAsをイオン注入法等に よって注入する。この不純物のドーズ量は、例えば1× 10¹ 個/cm² 程度である。この不純物導入工程は、 nMOSのn~形半導体領域(第4半導体領域)3nl aおよびnウエル給電領域のn‐ 形半導体領域 (第4半 行っていないので \mathbf{n}^- 形の半導体領域 $13\mathbf{n}$ 1, $13\mathbf{n}$ 50 導体領域) $10\mathbf{n}$ aを形成するための工程である。

【0194】この際、そのn形不純物をゲート電極端に 到達させ、フォトレジスト12 c およびゲート電極によ るシャドウィング効果を防止し、かつ、後述のソース・ ドレイン用のn・形半導体領域のチャネル形端部に残さ れるようにすべく、そのn形不純物を半導体基板1の主 面に対して斜め方向から注入する。この場合の不純物の 注入角度は、上記したp- 形半導体領域4p, 11pを 形成するための不純物の注入角度と同一とする。すなわ ち、そのn形不純物(低不純物濃度領域)の注入時に は、半導体基板1の傾斜角度をp形不純物(短チャネル 10 抑制用) 注入時のまま行う。その n 形不純物の注入方向 は、特に限定されないが4方向以上とする。

【0195】とのようなイオン注入により、nMOS形 成領域においては、p形不純物の方がn形不純物よりも 拡散係数が大きいのでn- 形半導体領域3 n l a のチャ ネル側端部にp- 形半導体領域4pを形成することがで きる。また、nウエル給電領域においては、n- 形半導 体領域10naがp- 形半導体領域11pよりも浅く形 成されるようになる。

【0196】なお、この段階では、不純物を活性化する 20 いる。 ための熱処理を行っていないので半導体領域4p.11 p, 3nla, 10na, 13nl, 13nla1,13 nlb1は形成されていないが、説明を分かり易くする ために図示する。

【0197】その後、図25に示すように、p- 形半導 体領域4p,11p形成用の不純物の導入時およびn゚ 形半導体領域3nla,10na形成用の不純物の導入 時に用いたフォトレジスト12cをマスクとして、半導 体基板1に、例えばn形不純物のリンまたはAsをイオ ン注入法等によって注入する。この不純物のドーズ量 は、例えば3×15¹ 個/cm² 程度である。この不純 物注入工程は、nMOSのn⁺ 形半導体領域(第5半導 体領域) 3 n l b およびn ウエル給電領域のn・形半導 体領域(第5半導体領域)10 n b を形成するための工 程である。

【0198】ただし、との際、そのn形不純物を半導体 基板1の主面に対して垂直に注入する。また、そのn形 不純物を、nウエル給電領域10nのp⁻ 半導体領域1 1 p よりも深く、かつ、隣接する素子と分離可能な深さ にイオン注入する。とのように n 形不純物を p - 半導体 40 領域11pよりも深く打ち込むのは、上記したように、 nウエル給電領域10nにおいてはnウエルNWとは逆 導電形のp‐ 形半導体領域11pがn‐ 形半導体領域1 Onaよりも深く形成されており、このままだと良好な ウエル接続ができなくなってしまうので、そのn形不純 物の導入時には、p- 半導体領域11pがnウエル給電 領域10nに形成されないように、そのn形不純物をp ~ 半導体領域11pよりも深く注入する。これにより、 良好なウエル接続が可能となる。

ための熱処理を行っていないので半導体領域4p,11 p. 3nla, 3nlb, 10na, 10nb, 13n 1,13nla1,13nlb1は形成されていないが、 説明を分かり易くするために図示する。

36

【0200】このように本実施の形態4においては、n MOS3nが必要とするn形半導体領域3nlおよびp - 形半導体領域4p、さらにはnウエル給電領域10n を同一のフォトレジストをマスクとしたイオン注入によ って形成することができる。したがって、フォトレジス ト膜の塗布、露光および現像等の一連のフォトリソグラ フィ工程を大幅に低減できる。また、フォトマスクの枚 数も低減できる。

【0201】また、メモリセル領域Mには、フォトレジ スト12 cが被覆されているので、n- 形半導体領域3 nla、n* 形半導体領域3nlbおよびnウエル給電 領域10nを形成するための不純物が注入されない。と のため、メモリセル領域Mにおいて接合電界が増加せ ず、欠陥も形成されないため、接合リークが増加せず、 リフレッシュ特性の劣化を抑制することが可能となって

【0202】次いで、フォトレジスト12cを除去した 後、図26に示すように、半導体基板1上に、周辺回路 領域PにおけるpMOS形成領域およびpウエル給電領 域10p、メモリセル領域Mにおけるpウエル給電領域 10p'が露出し、周辺回路領域PにおけるnMOS形 成領域およびnウエル給電領域10nを被覆するフォト レジスト(第2マスク)12 dをフォトリソグラフィ技 術によって形成する。

【0203】続いて、前記実施の形態1と同様に、その フォトレジスト12 dをマスクとして、例えばn形不純 物のリンまたはAsをイオン注入法等によって半導体基 板1に注入する。この不純物のドーズ量は、例えば3× 101'個/cm'程度である。この不純物導入工程は、 周辺回路領域PにおけるpMOSの短チャネル抑制用の n- 形半導体領域 (第6半導体領域) 4 n を形成するた めの工程である。

【0204】との際、半導体基板1を傾けることによ り、その不純物を半導体基板1の主面に対して斜めに注 入する。これは、その不純物をゲート電極端に到達さ せ、かつ、フォトレジスト12dおよびゲート電極によ るシャドウィング効果を防止するためである。これによ り、pMOS形成領域においては不純物をゲート電極3 pg端部の下層にもぐり込むように導入できるととも に、pウエル給電領域10pにおいてはn⁻ 形半導体領 域 (第6半導体領域) 11 nの深さを比較的浅くすると とが可能となっている。その不純物の注入方向は、特限 定されないが4方向以上とする。

【0205】なお、この段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p,11 【0199】なお、この段階では、不純物を活性化する 50 p, 4n, lln, 3nla, 3nlb, l0na, l

0nb,13nl,13nla1,13nlb1は形成されていないが、説明を分かり易くするために図示する。
[0206]その後、図27に示すように、n⁻形半導体領域4n,11n形成用の不純物の導入時に用いたフォトレジスト12dをマスクとして、半導体基板1に、例えばp形不純物のホウ素をイオン注入法等によって注入する。この不純物のドーズ量は、n⁻形半導体領域13nlの導電形を打ち消すべくn⁻形半導体領域13nlの不純物注入時のn⁻形半導体領域13nlの下元量より多く、例えば3×10¹³個/cm²程度である。この不純物導入工程は、pMOSのp⁻形半導体領域(第7半導体領域)3plaおよびpウェル給電領域のp⁻形半導体領域(第7半導体領域)10paを形成するための工程である。

【0207】との際、そのp形不純物をゲート電極端に到達させ、フォトレジスト12dおよびゲート電極によるシャドウィング効果を防止し、かつ、後述のソース・ドレイン用のp*形半導体領域のチャネル側端部に残されるようにすべく、そのp形不純物を半導体基板1の主面に対して斜め方向から注入する。この場合の不純物の注入角度は、上記したn⁻形半導体領域4n,11nを形成するための不純物の注入角度と同一とする。すなわち、そのp形不純物(低不純物濃度領域)の注入時には、半導体基板1の傾斜角度をn形不純物(短チャネル抑制用)注入時のまま行う。そのp形不純物の注入方向は、特に限定されないが4方向以上とする。

【0208】ただし、ここでは、pMOS形成領域において、そのp形不純物のゲート電極3pg端部下層へのもぐり込み量が、上記したn⁻ 形半導体領域4nよりも小さくなるようにイオン打ち込みエネルギーを設定す 30る。したがって、pMOS形成領域においては、p⁻ 形半導体領域3plaのチャネル側端部にn⁻ 形半導体領域4nが残るようにすることができる。また、pウエル給電領域においては、p⁻ 形半導体領域10paがn⁻ 形半導体領域11nよりも浅く形成されるようになる。【0209】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p,4n,1lp,lln,3nla,3nlb,3pla,10na,10nb,10pa,13nl,13nla1,13nlb1は形成されていないが、説明を分かり易 40くするために図示する。

【0210】その後、図28に示すように、n-形半導体領域4n,11n形成用の不純物の導入時およびp-形半導体領域3pla,10pa形成用の不純物の導入時に用いたフォトレジスト12dをマスクとして、半導体基板1に、例えばp形不純物のホウ素をイオン注入法等によって注入する。この不純物のドーズ量は、例えば コメ1015個/cm²程度である。この不純物注入工程は、pMOS3pのp*形半導体領域(第8半導体領域)3plbおよびpウエル給電領域のp*形半導体領 50 を形成する。

域(第8半導体領域)10pbを形成するための工程である。

【0211】ただし、との際、そのp形不純物を半導体基板1の主面に対して垂直に注入する。また、ことでは、そのp形不純物を、pウエル給電領域10pのn半導体領域11nよりも深く、かつ、隣接する素子と分離可能な深さにイオン注入する。とのようにp形不純物をn~半導体領域11nよりも深く打ち込むのは、上記したように、pウエル給電領域10pにおいてはpウエルPWとは逆導電形のn~形半導体領域11nがp~形半導体領域10paよりも深く形成されており、このままだと良好なウエル接続ができなくなってしまうので、そのp形不純物の導入時には、n~半導体領域11nがpウエル給電領域10pに形成されないように、そのp形不純物をn~半導体領域11nよりも深く注入する。これにより、良好なウエル接続が可能となる。

【0212】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p,4n,1lp,1ln,3nla,3nlb,3pla,3plb,10na,10nb,10pa,10pb,13nl,13nla1,13nlb1は形成されていないが、説明を分かり易くするために図示する。

【0213】とのように本実施の形態4においては、p MOS3pが必要とするp形半導体領域3plおよびn 形半導体領域4n、さらにはpウエル給電領域10pを同一のフォトレジストをマスクとしたイオン注入によって形成することができる。したがって、フォトレジスト膜の塗布、露光および現像等の一連のフォトリソグラフィ工程を大幅に低減できる。また、フォトマスクの枚数も低減できる。

【0214】また、メモリセル領域Mには、フォトレジスト12dが被覆されているので、p⁻ 形半導体領域3plbおよびpウエル給電領域10pを形成するための不純物が注入されない。とのため、メモリセル領域Mにおいて接合電界が増加せず、欠陥も形成されないため、接合リークが増加せず、リフレッシュ特性の劣化を抑制することが可能となっている。

【0215】次いで、フォトレジスト12dを除去した後、半導体基板1に対して熱処理を施すことにより、半導体基板1に導入した不純物の活性化および拡散させて、図29に示すように、nMOS3nを構成するn-形半導体領域3nla、n・形半導体領域3nlbおよびp-形半導体領域4p、pMOS3pを構成するp-形半導体領域3pla、p・形半導体領域3plbおよびn-形半導体領域4n、pウエル給電領域10pにおけるp・形半導体領域10pb、nウエル給電領域10nにおけるn・形半導体領域10nb、メモリセル領域Mにおけるn・形半導体領域13nla1,13nlb1を形成する。

【0216】続いて、図30に示すように、半導体基板1上に、例えばSiO,等からなる層間絶縁膜5a1をCVD法によって形成した後、その層間絶縁膜5a1においてメモリセル領域Mにサイドウォール16およびキャップ絶縁膜15をエッチングストッパとして接続孔17a,17bをフォトリソグラフィ技術およびドライエッチング技術によって穿孔する。

【0217】その後、その接続孔17a,17bを通じて、例えばn形不純物のリンまたはAsをイオン注入法等によって半導体基板1に注入する。この不純物導入工 10程は、メモリセル選択用MOSのソース・ドレインと、pウエルPW間の電界緩和用のn⁻ 形半導体領域を形成するための不純物の導入工程である。この際、ここでは、その不純物を半導体基板1の主面に対して垂直に、かつ、n⁺ 形半導体領域13nla1,13nlb1よりも若干深く、かつ低濃度に打ち込む。

【0218】次いで、半導体基板1上に、例えばリン等 のようなn形不純物を含有する低抵抗ポリシリコンをC VD法で堆積した後、これを異方性のドライエッチング またはCMP (Chemical Mechanical Polishing)技術 20 によってエッチバックすることにより、図31に示すよ うに、その接続孔17a,17b内に、例えばリン等の ようなn形不純物を含有する低抵抗ポリシリコンからな る導体膜18を埋め込む。そして、その半導体基板1に 対して熱処理を施す。これにより、上記イオン注入によ って半導体基板1に注入したn形不純物を活性化および 拡散させて電界緩和用のn-形半導体領域(第11半導 体領域) 13 n l a 3, 13 n l b 3 を形成するととも に、導体膜18中のn形不純物のリンを半導体基板1側 に拡散させてn・形半導体領域(第12半導体領域)1 3 n l a 2, l 3 n l b 2 を形成する。 これにより、選択 MOS13を形成する。

【0219】ただし、導体膜18の形成方法としては、これに限定されるものではなく、例えば次のようにしても良い。まず、接続孔17a,17bを穿孔した後、半導体基板1上にノンドープのポリシリコンをCVD法によって堆積した後、その上部を上記と同様にエッチバックすることにより接続孔17a,17b内にノンドープのポリシリコン膜を埋め込む。続いて、例えばリンまたはAs等のようなn形不純物をノンドープのポリシリコン膜にイオン注入法によって打ち込む。その後、熱処理によってノンドープのポリシリコン膜に注入した不純物を活性化させて導体膜18を形成する。

【0220】続いて、図32に示すように、半導体基板1上に、例えばSiO、等からなる層間絶縁膜5a2をCVD法等によって形成した後、層間絶縁膜5a(5a1,5a2)の一部に、半導体基板1の主面に違する接続孔6および導体膜18の上部に達する接続孔19をフォトリソグラフィ技術およびドライエッチング技術によって穿孔する。

【0221】その後、層間絶縁膜5a上に、例えばWの単体膜またはTi/TiN/Wの積層膜からなる導体膜をスパッタリング法等によって堆積した後、その導体膜をフォトリソグラフィ技術およびドライエッチング技術等によってパターニングすることにより電極7a~7e およびビット線BLを形成する。

【0222】その後、図33に示すように、半導体基板 1上に、例えばSiO、等からなる層間絶縁膜5bをC VD法等によって形成することにより、電極7a~7e およびビット線BLを被覆した後、例えばクラウン形の キャバシタ14を形成する。

【0223】次に、本実施の形態4の半導体集積回路装置の各部の不純物濃度分布を図34~図39によって説明する。

[0224]図34は周辺回路領域PのnMOS3nのソース・ドレイン部分における不純物濃度分布を示している。n⁻ 形半導体領域3nlaの不純物濃度分布は、メモリセル用のn⁻ 形半導体領域13nlの不純物分布よりも高い濃度で、かつ、深い位置まで広がっている。短チャネル抑制用のp⁻ 形半導体領域4pの不純物濃度分布は、n⁻ 形半導体領域3nlaの不純物濃度分布よりも深い位置まで広がっている。さらに、n⁺ 形半導体領域3nlbは、n⁻ 形半導体領域3nlaおよびp⁻ 形半導体領域4pの不純物濃度分布よりも高濃度で、かつ、深い位置まで広がっている。

【0225】図35はnウエル給電領域10nにおける不純物濃度分布を示している。p⁻形半導体領域11pの不純物分布は、n⁻ 形半導体領域10naの不純物分布よりもも深い位置まで広がっている。しかし、n⁺ 形半導体領域10nbは、そのp⁻ 形半導体領域11pの不純物分布よりも高濃度で、かつ、深い位置まで広がっている。したがって、nウエルNWに対してウエル電位を良好に供給することが可能となっている。なお、p⁻ (Channel)はpMOS3pのしきい電圧設定のためにチャネルに導入した不純物の濃度分布である。

【0226】図36はpMOS3pのソース・ドレイン部分における不純物濃度分布を示している。p- 形半導体領域3plaの不純物濃度分布は、メモリセル用のn- 形半導体領域13nlの不純物分布よりも高い濃度で、かつ、深い位置まで広がっている。短チャネル抑制用のn- 形半導体領域4nの不純物濃度分布は、p- 形半導体領域3plaの不純物濃度分布よりも深い位置まで広がっている。さらに、p・ 形半導体領域3plbは、p- 形半導体領域3plaおよびn- 形半導体領域4Nの不純物濃度分布よりも高濃度で、かつ、深い位置まで広がっている。なお、p- (Channel)はpMOS3pのしきい電圧設定のためにチャネルに導入した不純物の濃度分布である。

【0227】図37はpウエル給電領域10pにおける 50 不純物濃度分布を示している。n⁻形半導体領域11n の不純物分布は、p ・ 形半導体領域10paの不純物分布よりもも深い位置まで広がっている。しかし、p ・ 形半導体領域10pbは、そのn ・ 形半導体領域11nの不純物分布よりも高濃度で、かつ、深い位置まで広がっている。したがって、pウエルPWに対してもウエル電位を良好に供給することが可能となっている。

【0228】図38は図33のメモリセル領域Mの要部拡大断面図を模式的に示し、図39はこの図38の選択MOS13のソース・ドレイン部分における不純物濃度分布を示している。なお、図38においては図面を分かりやすくするために半導体領域13nla,13nlbにはハッチングを付していない。

【0229】n~ 形半導体領域 l 3 n l a 1 (l 3 n l b1)は図38に示すように相対的に半導体基板1の横 方向に広い不純物濃度分布を有している。 n ・ 形半導体 領域13n1a2 (13nlb2)は、そのn‐ 形半導 体領域13nla1 (13nlb1)の不純物濃度分布 よりも高濃度となっている。さらに、n- 形半導体領域 13nla3 (13nlb3)は、そのn⁺ 形半導体領 域13m1a2 (13mlb2) に比べて不純物濃度は 20 低いが、深い位置まで広がっている。すなわち、相対的 に不純物濃度の高いn・形半導体領域13 n l a 2 (1 3 n l b 2) が、相対的に不純部濃度の低い n - 形半導 体領域13nla1(13nlb1)およびn‐ 形半導 体領域13n1a3 (13n1b3) によって全体的に 取り囲まれている。これにより、高い電界がn・形半導 体領域13n1a2 (13nlb2) に局部的に印加さ れてしまう現象を抑制することが可能となり、半導体集 積回路装置の歩留まりおよび信頼性を向上させることが 可能となっている。

【0230】とのような本実施の形態4においても、前記実施の形態1,2で得られた効果を得ることが可能となる。

【0231】(実施の形態5)図40〜図54は本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図、図55〜図58は本実施の形態の半導体集積回路装置の各部の不純物濃度分布を説明するための説明図である。

【0232】図40は本実施の形態5における半導体集積回路装置の製造工程中の要部断面図を示している。半40導体基板1には、pウエルPW、nウエルNW、素子分離部2、ゲート電極3ng,3pg,13ngおよびキャップ絶縁膜8,15が形成されている。このゲート電極3ng,3pg,13ngは、例えば低抵抗ポリシリコン膜の単体膜、低抵抗ポリシリコン膜上にタングステンシリサイド等のようなシリサイド膜を積み重ねてなる、いわゆるポリサイド構造または低抵抗ポリシリコン膜上に窒化チタンや窒化タングステン等のようながリア金属膜を介してタングステン等のような金属膜を積み重ねてなる、いわゆるポリメタル構造で構成されている。50

なお、キャップ絶縁膜 8 は、例えば窒化シリコンからなる。

【0233】まず、とのような半導体基板1に、例えば n形不純物のリンまたはAsをゲート電極3ng,3p g, 13 n g およびキャップ絶縁膜8, 15 に対して自 己整合的にイオン注入法等によって注入する。不純物の ドーズ量は、例えば2×1013個/cm2程度である。 との不純物注入工程は、メモリセル選択MOS・FET 用のn- 形の半導体領域 l 3 n l a1, l 3 n l b1 を形 成するための工程であり、半導体基板1の主面全面にマ スク無しでイオン注入する。したがって、このn形不純 物はメモリセル領域以外の周辺回路領域P(pMOS領 域やρウエル給電領域を含む)にも注入される。との周 辺回路領域Pおよびメモリセル領域Mのpウエル給電領 域では、との不純物注入工程で形成される半導体領域を n 形の半導体領域 I 3 n l で示す。なお、この段階で は、不純物を活性化するための熱処理を行っていないの でn- 形の半導体領域13nl,13nla1,13nl b1 は形成されていないが、説明を分かり易くするため に図示する。

【0234】続いて、図41に示すように、半導体基板1上に、例えば窒化シリコンからなる絶縁膜21をCVD法等によって形成することにより、素子分離部2を含む半導体基板1の上面、ゲート電極3ng,3pg、キャップ絶縁膜8、ゲート電極13ng(ワード線WL)およびキャップ絶縁膜15の表面(側面および上面)を被覆する。

【0235】その後、絶縁膜21に異方性エッチングを施すことなく、図42に示すように、絶縁膜21上に、 周辺回路領域PにおけるnMOS形成領域およびnウエル給電領域10nが露出し、周辺回路領域PにおけるpMOS形成領域、周辺回路領域pおよびメモリセル領域Mにおけるpウエル給電領域10p,10p'さらにはメモリセル領域Mを被覆するようなフォトレジスト(第1マスク)12cをフォトリソグラフィ技術によって形成する。

[0236] すなわち、ゲート電極3ng,3pg、キャップ絶縁膜8、ゲート電極13ng(ワード線WL) およびキャップ絶縁膜15の側面の絶縁膜21部分が前記実施の形態4等で説明したサイドウォールの役目を果たすので、特にサイドウォールを形成する工程が必要ない。したがって、そのサイドウォールを形成するためのドライエッチング工程および洗浄・乾燥工程を削減できるので、半導体集積回路装置の製造時間の短縮および製造コストの低減とともに、異物発生に起因する不良発生率を低減でき半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。

【0237】続いて、前記実施の形態1と同様に、そのフォトレジスト12cをマスクとして、例えばp形不純物のホウ素を絶縁膜21を通してイオン注入法等によっ

て半導体基板 1 に注入する。との不純物のドーズ量は、例えば 4×10^{11} 個 $/cm^{2}$ 程度である。との不純物導入工程は、周辺回路領域P における n MOS の短チャネル抑制用の p^{-} 形半導体領域4p を形成するための工程である。

【0238】との際、半導体基板1を傾けることにより、その不純物を半導体基板1の主面に対して斜めに注入する。これは、その不純物をゲート電極端に到達させ、ゲート電極によるシャドウィング効果を防止するためである。これにより、nMOS形成領域においては不 10 純物をゲート電極3ng端部の下層にもぐり込むように導入できるとともに、nウエル給電領域10nにおいてはp⁻ 形半導体領域11pの深さを比較的浅くすることが可能となっている。その不純物の注入方向は、特限定されないが4方向以上とする。

【0239】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p, 11p, 13nl, 13nl, 13nl は形成されていないが、説明を分かり易くするために図示する。

【0240】その後、図43に示すように、p- 形半導体領域4p,11p形成用の不純物の導入時に用いたフォトレジスト12cをマスクとして、例えばn形不純物のリンまたはAsを絶縁膜21を通じてイオン注入法等によって半導体基板1に注入する。この不純物のドーズ量は、例えば1×10¹¹個/cm²程度である。この不純物導入工程は、nMOSのn- 形半導体領域3n1a およびnウエル給電領域のn- 形半導体領域10naを形成するための工程である。

【0241】この際、そのn形不純物をゲート電極端に到達させ、ゲート電極によるシャドウィング効果を防止し、かつ、後述するソース・ドレイン用のn+形半導体領域のチャネル側端部に残されるようにすべく、そのn形不純物を半導体基板1の主面に対して斜め方向から注入する。この場合の不純物の注入角度は、上記したp形半導体領域4p,11pを形成するための不純物の注入角度と同一とする。すなわち、そのn形不純物(低不純物濃度領域)の注入時には、半導体基板1の傾斜角度を上記したp形不純物(短チャネル抑制用)注入時のまま行う。そのn形不純物の注入方向は、特に限定されないが4方向以上とする。

【0243】なお、この段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p,11 p,3nla,10na,13nl,13nla1,13 nlb1は形成されていないが、説明を分かり易くする ために図示する。

【0244】その後、図44に示すように、p⁻ 形半導体領域4p,11p形成用の不純物の導入時およびn⁻ 形半導体領域3nla,10na形成用の不純物の導入時に用いたフォトレジスト12cをマスクとして、例えばn形不純物のリンまたはAsを絶縁膜21を通じてイオン注入法等によって半導体基板1に注入する。この不純物のドーズ量は、例えば3×10¹⁵個/cm²程度である。この不純物注入工程は、nMOSのn⁺ 形半導体領域3nlbおよびnウエル給電領域のn⁺ 形半導体領域10nbを形成するための工程である。

[0245] ただし、この際、そのn形不純物を半導体基板1の主面に対して垂直に注入する。また、そのn形不純物を、nウエル給電領域10nのp-半導体領域11pよりも深く、かつ、隣接する素子と分離可能な深さにイオン注入する。このようにn形不純物をp-半導体領域11pよりも深く打ち込むのは、上記したように、nウエル給電領域10nにおいてはnウエルNWとは逆導電形のp-形半導体領域11pがn-形半導体領域10naよりも深く形成されており、このままだと良好なウエル接続ができなくなってしまうので、そのn形不純物の導入時には、p-半導体領域11pがnウエル給電領域10nに形成されないように、そのn形不純物をp-半導体領域11pよりも深く注入する。これにより、良好なウエル接続が可能となる。

[0246] なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p, 11p, 3n1a, 3n1b, 10na, 10nb, 13n1, 13n1a1, 13n1b1 は形成されていないが、説明を分かり易くするために図示する。

【0247】このように本実施の形態5においては、n MOS3nが必要とするn形半導体領域3nlおよびp 形半導体領域4p、さらにはnウエル給電領域10nを同一のフォトレジストをマスクとしたイオン注入によって形成することができる。したがって、フォトレジスト膜の塗布、露光および現像等の一連のフォトリソグラフィ工程を大幅に低減できる。また、フォトマスクの枚数も低減できる。

【0248】次いで、フォトレジスト12cを除去した後、図45に示すように、半導体基板1上に、周辺回路領域PにおけるpMOS形成領域およびpウエル給電領域10p、メモリセル領域Mにおけるpウエル給電領域10p、が露出し、周辺回路領域PにおけるnMOS形成領域およびnウエル給電領域10nを被覆するようなフォトレジスト(第2マスク)12dをフォトリングラフィ技術によって形成する。

【0249】続いて、前記実施の形態1と同様に、そのフォトレジスト12dをマスクとして、例えばn形不純50 物のリンまたはAsを絶縁膜21を通じてイオン注入法

等によって半導体基板1に注入する。この不純物のドー ズ量は、例えば3×1013個/cm3程度である。との 不純物導入工程は、周辺回路領域PにおけるpMOSの 短チャネル抑制用のn 形半導体領域4nを形成するた めの工程である。

【0250】との際、半導体基板1を傾けることによ り、その不純物を半導体基板1の主面に対して斜めに注 入する。これは、その不純物をゲート電極端に到達さ せ、ゲート電極によるシャドウィング効果を防止するた めである。これにより、pMOS形成領域においては不 10 純物をゲート電極3pg端部の下層にもぐり込むように 導入できるとともに、pウエル給電領域10p, 10 p'においてはn⁻ 形半導体領域llnの深さを比較的 浅くすることが可能となっている。その不純物の注入方 向は、特限定されないが4方向以上とする。

【0251】なお、この段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p,11 p, 4n, 11n, 3nla, 3nlb, 10na, 1 Onb, 13n1, 13n1a1,13n1b1は形成さ れていないが、説明を分かり易くするために図示する。 【0252】その後、図46に示すように、n- 形半導 体領域4n,11n形成用の不純物の導入時に用いたフ ォトレジスト12dをマスクとして、例えばp形不純物 のホウ素を絶縁膜21を通じてイオン注入法等によって 半導体基板1に注入する。この不純物のドーズ量は、n - 形半導体領域13n1の導電形を打ち消すべくn-形 半導体領域13 n 1 用の不純物注入時のドーズ量より多 く、例えば3×10¹ 3個/cm² 程度である。この不純 物導入工程は、pMOSのp- 形半導体領域3plaお よびpウエル給電領域のp‐形半導体領域10paを形 30 成するための工程である。

【0253】との際、そのp形不純物をゲート電極端に 到達させ、ゲート電極によるシャドウィング効果を防止 し、かつ、後述するソース・ドレイン用のp⁺ 形半導体 領域のチャネル側端部に残されるようにすべく、そのp 形不純物を半導体基板1の主面に対して斜め方向から注 入する。この場合の不純物の注入角度は、上記したn‐ 形半導体領域4 n , 1 l n を形成するための不純物の注 入角度と同一とする。すなわち、そのp形不純物 (低不 純物濃度領域)の注入時には、半導体基板1の傾斜角度 40 をn形不純物(短チャネル抑制用)注入時のまま行う。 その p 形不純物の注入方向は、特に限定されないが 4 方 向以上とする。

【0254】ただし、ここでは、pMOS形成領域にお いて、そのp形不純物のゲート電極3pg端部下層への もぐり込み量が、上記したn 形半導体領域4nよりも 小さくなるようにイオン打ち込みエネルギーを設定す る。したがって、pMOS形成領域においては、p⁻形 半導体領域3p1aのチャネル側端部にn‐ 形半導体領 域4mが残るようにすることができる。また、pウエル 50 導体基板1に導入した不純物の活性化および拡散させ

給電領域においては、p- 形半導体領域10paがn-形半導体領域11nよりも浅く形成されるようになる。 【0255】なお、この段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p.4 n, 11p, 11n, 3n1a, 3n1b, 3p1a, 10na, 10nb, 10pa, 13nl, 13nla 1,13 n 1 b 1 は形成されていないが、説明を分かり易 くするために図示する。

【0256】その後、図47に示すように、 n^- 形半導 体領域4n,11n形成用の不純物の導入時およびp-形半導体領域3 p l a , 1 0 p a 形成用の不純物の導入 時に用いたフォトレジスト12dをマスクとして、例え ぱp形不純物のホウ素を絶縁膜21を通じてイオン注入 法等によって半導体基板1に注入する。この不純物のド ーズ量は、例えば3×10¹6個/cm²程度である。と の不純物注入工程は、pMOS3pのp・形半導体領域 3 p l b および p ウエル給電領域の p * 形半導体領域 l 0 p bを形成するための工程である。

【0257】ただし、この際、そのp形不純物を半導体 基板1の主面に対して垂直に注入する。また、ここで は、そのp形不純物を、pウエル給電領域10p,10 p'のn⁻ 半導体領域11nよりも深く、かつ、隣接す る素子と分離可能な深さにイオン注入する。このように p形不純物をn-半導体領域11nよりも深く打ち込む のは、上記したように、pウエル給電領域10p,10 p' においてはpウエルPWとは逆導電形のn- 形半導 体領域11nがp 形半導体領域10paよりも深く形 成されており、このままだと良好なウエル接続ができな くなってしまうので、そのp形不純物の導入時には、n - 半導体領域11nがpウエル給電領域10p, 10 p' に形成されないように、そのp形不純物をn- 半導 体領域11nよりも深く注入する。これにより、良好な ウエル接続が可能となる。

【0258】なお、この段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p,4 n, 11p, 11n, 3n1a, 3n1b, 3p1a, 3plb, 10na, 10nb, 10pa, 10pb, 13nl, 13nla1, 13nlb1 は形成されていな いが、説明を分かり易くするために図示する。

【0259】とのように本実施の形態5においては、p MOS3pが必要とするp形半導体領域3plおよびn - 形半導体領域4n、さらにはpウエル給電領域10 p を同一のフォトレジストをマスクとしたイオン注入によ って形成することができる。したがって、フォトレジス ト膜の塗布、露光および現像等の一連のフォトリソグラ フィ工程を大幅に低減できる。また、フォトマスクの枚 数も低減できる。

【0260】次いで、フォトレジスト12dを除去した 後、半導体基板1に対して熱処理を施すことにより、半 て、図48に示すように、nMOS3nを構成するn⁻ 形半導体領域3nla、n⁺ 形半導体領域3nlbおよびp⁻ 形半導体領域4p、pMOS3pを構成するp⁻ 形半導体領域3plbおよびn⁻ 形半導体領域4n、pウエル給電領域10p,l0p['] におけるp⁺ 形半導体領域10pb、nウエル給電領域10nにおけるn⁺ 形半導体領域10nb、メモリセル領域Mにおけるn⁻ 形半導体領域13nla1,l3nlb1を形成する。

【0261】続いて、図49に示すように、半導体基板 101上に、例えばSiO、等からなる層間絶縁膜5a1をCVD法によって形成した後、図50に示すように、その層間絶縁膜5a1においてメモリセル領域Mに絶縁膜21およびキャップ絶縁膜15をエッチングストッパとして、絶縁膜21の上面が露出するまで接続孔17a1、17b1をフォトリソグラフィ技術およびドライエッチング技術によって穿孔する。とこでは、SiO、のエッチング速度の方が窒化シリコンのエッチング速度よりも速くなるようにエッチング選択比を大きくした状態でエッチング処理を施す。 20

【0262】続いて、今度は窒化シリコンのエッチング速度の方がSi〇、のエッチング速度よりも速くなるようにエッチング選択比を大きくした状態にエッチング条件を切り換えて接続孔17a1,17b1の底部に残されている絶縁膜21を除去することにより、図51に示すように、半導体基板1の上面が露出するような接続孔17a,17bを穿孔する。このようにするのは、絶縁膜21を設けない構造の場合において、半導体基板1の上面が露出するような接続孔17a,17bをSiO、がエッチングされ易い条件で穿孔する場合に、その接続孔17a,17bの底部から素子分離部2の分離用絶縁膜(通常SiO、からなる)が露出すると、その分離用絶縁膜も除去され不良の原因となるので、それを防ぐべく、エッチング条件を上述のように2回に分けて行うようにしている。

【0263】その後、その接続孔17a,17bを通じて、例えばn形不純物のリンまたはAsをイオン注入法等によって半導体基板1に注入する。この不純物導入工程は、電界緩和用のn 形半導体領域を形成するための不純物の導入工程である。この際、ここでは、その不純40物を半導体基板1の主面に対して垂直に、かつ、n・形半導体領域13nla1,13nlb1よりも若干深い位置まで打ち込む。

【0264】次いで、半導体基板1上に、例えばリン等のようなn形不純物を含有する低抵抗ポリシリコンをCVD法で堆積した後、これを異方性のドライエッチングまたはCMP(Chemical Mechanical Polishing)技術によってエッチバックすることにより、図52に示すように、その接続孔17a,17b内に、例えばリン等のようなn形不純物を含有する低抵抗ポリシリコンからな50

る導体膜18を埋め込む。そして、その半導体基板1に対して熱処理を施す。これにより、上記イオン注入によって半導体基板1に注入したn形不純物を活性化および拡散させて電界緩和用のn⁻ 形半導体領域13nla3,13nlb3を形成するとともに、導体膜18中のn形不純物のリンを半導体基板1側に拡散させてn⁺ 形半導体領域13nla2,13nlb2を形成する。これにより、選択MOS13を形成する。

48

【0265】ただし、導体膜18の形成方法としては、 これに限定されるものではなく、例えば次のようにして も良い。まず、接続孔17a,17bを穿孔した後、半 導体基板1上にノンドープのポリシリコンをCVD法に よって堆積した後、その上部を上記と同様にエッチバッ クすることにより接続孔17a,17b内にノンドープ のポリシリコン膜を埋め込む。続いて、例えばリンまた はAs等のようなn形不純物をノンドープのポリシリコ ン膜にイオン注入法によって打ち込む。その後、熱処理 によってノンドープのポリシリコン膜に注入した不純物 を活性化させて導体膜18を形成する。

20 【0266】続いて、図53に示すように、半導体基板 1上に、例えばSiO、等からなる層間絶縁膜5a2を CVD法等によって形成した後、層間絶縁膜5a(5a 1,5a2)の一部に、半導体基板1の主面に達する接続 孔6および導体膜18の上部に達する接続孔19をフォ トリソグラフィ技術およびドライエッチング技術によっ て穿孔する。

【0267】その後、層間絶縁膜5 a上に、例えばWの単体膜またはTi/TiN/Wの積層膜からなる導体膜をスパッタリング法等によって堆積した後、その導体膜をフォトリソグラフィ技術およびドライエッチング技術等によってパターニングすることにより電極7 a~7 e およびビット線BLを形成する。

【0268】その後、図54に示すように、半導体基板1上に、例えばSiO、等からなる層間絶縁膜5bをCVD法等によって形成することにより、電極7a~7e およびビット線BLを被覆した後、例えばクラウン形のキャパシタ14を形成する。

【0269】次に、本実施の形態5の半導体集積回路装置の各部の不純物濃度分布を図55~図58によって説明する。

【0270】図55はnMOS3nのソース・ドレイン部分における不純物濃度分布を示している。n⁻ 形半導体領域3nlaの不純物濃度分布は、メモリセル用のn⁻ 形半導体領域13nlの不純物分布よりも高い濃度で、かつ、深い位置まで広がっている。短チャネル抑制用のp⁻ 形半導体領域4pの不純物濃度分布は、n⁻ 形半導体領域3nlaの不純物濃度分布よりも深い位置まで広がっている。さらに、n⁺ 形半導体領域3nlbは、n⁻ 形半導体領域3nlaおよびp⁻ 形半導体領域4pの不純物濃度分布よりも高濃度で、かつ、深い位置

まで広がっている。なお、 n^- 形半導体領域3nla、短チャネル抑制用の p^- 形半導体領域4p および n^+ 形半導体領域3nlbの不純物濃度分布は、それらの不純物を絶縁膜2lを通じて半導体基板1に打ち込んでいるので絶縁膜2lにも存在している。

49

【0271】図56はnウエル給電領域10nにおける不純物濃度分布を示している。p-形半導体領域11pの不純物分布は、n-形半導体領域10naの不純物分布よりもも深い位置まで広がっている。しかし、n・形半導体領域10nbは、そのp-形半導体領域11pの 10不純物分布よりも高濃度で、かつ、深い位置まで広がっている。したがって、nウエルNWに対してウエル電位を良好に供給することが可能となっている。なお、p--(Channel)はpMOS3pのしきい電圧設定のためにチャネルに導入した不純物の濃度分布である。また、n-形半導体領域10na、p-形半導体領域11pおよびn・形半導体領域10nbの不純物濃度分布は、それらの不純物を絶縁膜21を通じて半導体基板1に打ち込んでいるので絶縁膜21にも存在している。

【0272】図57はpMOS3pのソース・ドレイン 20 部分における不純物濃度分布を示している。 p - 形半導 体領域3plaの不純物濃度分布は、メモリセル用のn - 形半導体領域13nlの不純物分布よりも高い濃度 で、かつ、深い位置まで広がっている。短チャネル抑制 用のn- 形半導体領域4nの不純物濃度分布は、p- 形 半導体領域3p1aの不純物濃度分布よりも深い位置ま で広がっている。さらに、p* 形半導体領域3plb は、p- 形半導体領域3plaおよびN- 形半導体領域 4 Nの不純物濃度分布よりも高濃度で、かつ、深い位置 まで広がっている。なお、p⁻⁻(Channel)はpMOS 3 p のしきい電圧設定のためにチャネルに導入した不純 物の濃度分布である。また、p- 形半導体領域3p1 a、短チャネル抑制用のn-形半導体領域4nおよびp * 形半導体領域3p1bの不純物濃度分布は、それらの 不純物を絶縁膜21を通じて半導体基板1に打ち込んで いるので絶縁膜21にも存在している。

【0273】図58はpウエル給電領域10pにおける不純物濃度分布を示している。n⁻形半導体領域11n
の不純物分布は、p⁻ 形半導体領域10paの不純物分布よりもも深い位置まで広がっている。しかし、p⁺ 形 40
半導体領域10pbは、そのn⁻ 形半導体領域11nの不純物分布よりも高濃度で、かつ、深い位置まで広がっている。したがって、pウエルPWに対してもウエル電位を良好に供給することが可能となっている。なお、p⁻ 形半導体領域10pa、n⁻ 形半導体領域11nおよびp⁺ 形半導体領域10pbの不純物濃度分布は、それらの不純物を絶縁膜21を通じて半導体基板1に打ち込んでいるので絶縁膜21にも存在している。

【0274】メモリセル領域Mにおける構造および不純物濃度分布については、絶縁膜21を設けたこと以外は 50

前記実施の形態4と同じなので説明を省略する。
【0275】とのような本実施の形態5においては、前

記実施の形態1,2,4で得られた効果の他に、以下の効果を得ることが可能となる。

【0276】(1).ゲート電極3ng,3pg、キャップ 絶縁膜8、ゲート電極13ng(ワード線WL)および キャップ絶縁膜15の側面にサイドウォールを形成する ためのドライエッチング工程および洗浄・乾燥工程を削 減することにより、半導体集積回路装置の製造時間の短 縮および製造コストの低減とともに、異物発生に起因す る不良発生率を低減でき半導体集積回路装置の歩留まり および信頼性を向上させることが可能となる。

【0277】(2).選択MOS13の半導体領域13n1a,13n1bが露出する接続孔17a,17bの穿孔処理を2回に分けて行うことにより、半導体基板1の上部の素子分離部2の分離用絶縁膜の上部が接続孔17a,17bの形成時に部分的に除去されるのを防止できるので、それに起因するメモリセルでの特性不良を防止することが可能となる。

【0278】(3).上記(3) により、その接続孔17a, 17bの平面的な位置合わせ余裕を小さくできるので、 メモリセルの微細化が可能となり、素子集積度の向上お よびこれに伴う半導体集積回路装置の機能の向上を図る ことが可能となる。

【0279】(実施の形態6)図59~図73は本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部断面図、図74~図77は本実施の形態の半導体集積回路装置の各部の不純物濃度分布を説明するための説明図、図78は本実施の形態の半導体集積回路装置のメモリセル領域の要部拡大断面図、図79は図78のメモリセル選択MOS・FETのソース・ドレインの不純物濃度分布を説明するための説明図である。

【0280】図59は本実施の形態6における半導体集 積回路装置の製造工程中の要部断面図を示している。半 導体基板1には、pウエルPW、nウエルNW、素子分 離部2、ゲート電極3ng,3pg,13ngおよびキ ャップ絶縁膜8,15が形成されている。このゲート電 極3ng, 3pg, 13ngは、例えば低抵抗ポリシリ コン膜の単体膜、低抵抗ポリシリコン膜上にタングステ ンシリサイド等のようなシリサイド膜を積み重ねてな る、いわゆるポリサイド構造または低抵抗ポリシリコン 膜上に窒化チタンや窒化タングステン等のようなバリア 金属膜を介してタングステン等のような金属膜を積み重 ねてなる、いわゆるポリメタル構造で構成されている。 【0281】なお、キャップ絶縁膜8は、例えば窒化シ リコンからなる。また、この段階では前記実施の形態 4,5で説明したメモリセル選択MOS・FET用のn 形の半導体領域13nla1,13nlb1を形成する ための不純物注入工程は行われていない。

【0282】まず、このような半導体基板1上に、図6

0に示すように、例えば窒化シリコンからなる絶縁膜2 1をCVD法等によって形成することにより、素子分離 部2を含む半導体基板1の上面、ゲート電極3ng,3 pg、キャップ絶縁膜8、ゲート電極13ng(ワード 線WL) およびキャップ絶縁膜15の表面(側面および 上面)を被覆する。

【0283】続いて、メモリセル選択MOS・FET用 のn- 形の半導体領域 13 n l a 1, l 3 n l b 1 を形成 するための不純物注入工程およびゲート電極3ng,3 pg、キャップ絶縁膜8、ゲート電極13ng(ワード 10 線WL) およびキャップ絶縁膜15の側面にサイドウォ ールを形成する工程を経ることなく、図61に示すよう に、絶縁膜21上に、周辺回路領域Pにおけるn MOS 形成領域およびnウエル給電領域10nが露出し、周辺 回路領域PにおけるpMOS形成領域、周辺回路領域p およびメモリセル領域Mにおけるpウエル給電領域10 p. 10p' さらにはメモリセル領域Mを被覆するよう なフォトレジスト (第1マスク) 12 cをフォトリソグ ラフィ技術によって形成する。

用のn- 形の半導体領域13nla1,13nlb1を形 成するための不純物注入工程を行わないことにより、半 導体集積回路装置の製造時間の短縮および製造コストの 低減を図ることが可能となる。また、メモリセル選択M OS・FETの短チャネル特性が改善され、より短いゲ ート長が使用可能となる。

【0285】また、ゲート電極3ng,3pg、キャッ プ絶縁膜8、ゲート電極13ng(ワード線WL)およ びキャップ絶縁膜15の側面の絶縁膜21部分が前記実 施の形態4等で説明したサイドウォールの役目を果たす 30 ので、特にサイドウォールを形成する工程が必要ない。 したがって、そのサイドウォールを形成するためのドラ イエッチング工程および洗浄・乾燥工程を削減できるの で、半導体集積回路装置の製造時間の短縮とともに、異 物発生に起因する不良発生率を低減でき半導体集積回路 装置の歩留まりおよび信頼性を向上させることが可能と なる。

【0286】続いて、前記実施の形態5と同様に、その フォトレジスト12 cをマスクとして、例えばp形不純 物のホウ素を絶縁膜21を通してイオン注入法等によっ 40 て半導体基板1に注入する。この不純物のドーズ量は、 例えば4×1011個/cm1程度である。この不純物導 入工程は、周辺回路領域Pにおけるn MOSの短チャネ ル抑制用のp⁻ 形半導体領域4 p を形成するための工程 である。

【0287】この際、半導体基板1を傾けることによ り、その不純物を半導体基板1の主面に対して斜めに注 入する。これは、その不純物をゲート電極端に到達さ せ、かつ、ゲート電極によるシャドウィング効果を防止 ては不純物をゲート電極3 ng端部の下層にもぐり込む ように導入できるとともに、nウエル給電領域10nに

おいてはp- 形半導体領域11pの深さを比較的浅くす ることが可能となっている。その不純物の注入方向は、 特限定されないが4方向以上とする。

【0288】なお、この段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p,11 pは形成されていないが、説明を分かり易くするために 図示する。

【0289】その後、図62に示すように、p- 形半導 体領域4p,11p形成用の不純物の導入時に用いたフ ォトレジスト12cをマスクとして、例えばn形不純物 のリンまたはAsを絶縁膜21を通じてイオン注入法等 によって半導体基板1に注入する。この不純物のドーズ 量は、例えば1×10¹⁴個/cm² 程度である。この不 純物導入工程は、nMOSのn 形半導体領域3nla およびnウエル給電領域のn- 形半導体領域10naを 形成するための工程である。

【0290】この際、そのn形不純物をゲート電極端に 【0284】すなわち、メモリセル選択MOS・FET 20 到達させ、かつ、ゲート電極によるシャドウィング効果 を防止すべく、そのn形不純物を半導体基板1の主面に 対して斜め方向から注入するが、その注入角度は、上記 したp‐形半導体領域4p,11pを形成するための不 純物の注入角度と同一とする。すなわち、そのn形不純 物(低不純物濃度領域)の注入時には、半導体基板1の 傾斜角度を上記したp形不純物(短チャネル抑制用)注 入時のまま行う。そのn形不純物の注入方向は、特に限 定されないが4方向以上とする。

> 【0291】このようなイオン注入により、nMOS形 成領域においては、p形不純物の方がn形不純物よりも 拡散係数が大きいので、n- 形半導体領域3nlaのチ ャネル側端部に p 形半導体領域 4 p を形成することが できる。また、nウエル給電領域においては、n- 形半 導体領域10naがp‐形半導体領域11pよりも浅く 形成されるようになる。

【0292】なお、この段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p,11 p, 3nla, 10naは形成されていないが、説明を 分かり易くするために図示する。

【 0 2 9 3 】その後、図 6 3 に示すように、 p ⁻ 形半導 体領域4 p, 1 1 p形成用の不純物の導入時およびn-形半導体領域3 n l a , l 0 n a 形成用の不純物の導入 時に用いたフォトレジスト12cをマスクとして、例え ぱn形不純物のリンまたはAsを絶縁膜21を通じてイ オン注入法等によって半導体基板 1 に注入する。この不 純物のドーズ量は、例えば3×1015個/cm²程度で ある。この不純物注入工程は、nMOSのn* 形半導体 領域3nlbおよびnウエル給電領域のn・形半導体領 域10nbを形成するための工程である。

するためである。これにより、n MO S 形成領域におい 50 【 0 2 9 4 】ただし、この際、そのn 形不純物を半導体

基板1の主面に対して垂直に注入する。また、そのn形不純物を、nウエル給電領域10nのp-半導体領域11pよりも深く、かつ、隣接する素子と分離可能な深さにイオン注入する。このようにn形不純物をp-半導体領域11pよりも深く打ち込むのは、上記したように、nウエル給電領域10nにおいてはnウエルNWとは逆導電形のp-形半導体領域11pがn-形半導体領域10naよりも深く形成されており、このままだと良好なウエル接続ができなくなってしまうので、そのn形不純物の導入時には、p-半導体領域11pがnウエル給電10領域10nに形成されないように、そのn形不純物をp-半導体領域11pよりも深く注入する。これにより、良好なウエル接続が可能となる。

53

【0295】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p,11p,3nla,3nlb,10na,10nbは形成されていないが、説明を分かり易くするために図示する。【0296】このように本実施の形態6においては、nMOS3nが必要とするn形半導体領域3nlおよびp-形半導体領域4p、さらにはnウエル給電領域10nを同一のフォトレジストをマスクとしたイオン注入によって形成することができる。したがって、フォトレジスト膜の塗布、露光および現像等の一連のフォトリソグラフィ工程を大幅に低減できる。また、フォトマスクの枚数も低減できる。

【0297】次いで、フォトレジスト12cを除去した後、図64に示すように、半導体基板1上に、周辺回路領域PにおけるpMOS形成領域およびpウエル給電領域10p、メモリセル領域Mにおけるpウエル給電領域10p'が露出し、周辺回路領域PにおけるnMOS形成領域およびnウエル給電領域10nを被覆するようなフォトレジスト(第2マスク)12dをフォトリソグラフィ技術によって形成する。

【0298】続いて、前記実施の形態5と同様に、そのフォトレジスト12dをマスクとして、例えばn形不純物のリンまたはAsを絶縁膜21を通じてイオン注入法等によって半導体基板1に注入する。この不純物のドーズ量は、例えば3×10¹¹個/cm²程度である。この不純物導入工程は、周辺回路領域PにおけるpMOSの短チャネル抑制用のn⁻形半導体領域4nを形成するた40めの工程である。

【0299】との際、半導体基板1を傾けることにより、その不純物を半導体基板1の主面に対して斜めに注入する。これは、その不純物をゲート電極端に到達させ、かつ、ゲート電極によるシャドウィング効果を防止するためである。これにより、pMOS形成領域においては不純物をゲート電極3pg端部の下にもぐり込むように導入できるとともに、pウエル給電領域10p,10p'においてはn⁻形半導体領域11nの深さを比較的浅くすることが可能となっている。その不純物の注入50

方向は、特限定されないが4方向以上とする。

【0300】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p,1lp,4n,1ln,3nla,3nlb,10na,10nbは形成されていないが、説明を分かり易くするために図示する。

【0301】その後、図65に示すように、n⁻ 形半導体領域4n,11n形成用の不純物の導入時に用いたフォトレジスト12dをマスクとして、例えばp形不純物のホウ素を絶縁膜21を通じてイオン注入法等によって半導体基板1に注入する。この不純物のドーズ量は、例えば3×10¹³個/cm²程度である。この不純物導入工程は、pMOSのp⁻ 形半導体領域3plaおよびpウエル給電領域のp⁻形半導体領域10paを形成するための工程である。

【0302】との際、そのp形不純物をゲート電極端に 到達させ、かつ、ゲート電極によるシャドウィング効果 を防止すべく、そのp形不純物を半導体基板1の主面に 対して斜め方向から注入するが、その注入角度は、上記 したn⁻ 形半導体領域4n,1lnを形成するための不 純物の注入角度と同一とする。すなわち、そのp形不純 物(低不純物濃度領域)の注入時には、半導体基板1の 傾斜角度をn形不純物(短チャネル抑制用)注入時のま ま行う。そのp形不純物の注入方向は、特に限定されな いが4方向以上とする。

【0303】ただし、ここでは、pMOS形成領域において、その<math>p形不純物のゲート電極3pg端部下層へのもぐり込み量が、上記したn- 形半導体領域4nよりも小さくなるようにイオン打ち込みエネルギーを設定する。したがって、pMOS形成領域においては、<math>p- 形半導体領域3p1a0f+ネル側端部にn- 形半導体領域4nが残るようにすることができる。また、pウエル給電領域においては、p- 形半導体領域10paがn- 形半導体領域11nよりも浅く形成されるようになる。【0304】なお、この段階では、不純物を活性化するための熱処理を行っていないので半導体領域4p, 4n, 11p, 11n, 3n1a, 3n1b, 3p1a, 10na, 10nb, 10paは形成されていないが、説明を分かり易くするために図示する。

【0305】その後、図66に示すように、n⁻ 形半導体領域4n,11n形成用の不純物の導入時およびp⁻ 形半導体領域3pla,10pa形成用の不純物の導入時に用いたフォトレジスト12dをマスクとして、例えばp形不純物のホウ素を絶縁膜21を通じてイオン注入法等によって半導体基板1に注入する。この不純物のドーズ量は、例えば3×10¹⁵個/cm²程度である。この不純物注入工程は、pMOS3pのp⁺ 形半導体領域3plbおよびpウエル給電領域のp⁺ 形半導体領域10pbを形成するための工程である。

【0306】ただし、との際、そのp形不純物を半導体

基板1の主面に対して垂直に注入する。また、ここで は、そのp形不純物を、pウエル給電領域10pのn⁻ 半導体領域11nよりも深く、かつ、隣接する素子と分 離可能な深さにイオン注入する。とのようにp形不純物 をn- 半導体領域11nよりも深く打ち込むのは、上記 したように、pウエル給電領域10p, 10p' におい てはpウエルPWとは逆導電形のn- 形半導体領域11 nがp⁻ 形半導体領域10paよりも深く形成されてお り、このままだと良好なウエル接続ができなくなってし まうので、そのp形不純物の導入時には、n⁻ 半導体領 10 域11nがpウエル給電領域10p, 10p' に形成さ れないように、そのp形不純物をn‐ 半導体領域11n よりも深く注入する。これにより、良好なウエル接続が 可能となる。

【0307】なお、この段階では、不純物を活性化する ための熱処理を行っていないので半導体領域4p,4 n, 11p, 11n, 3nla, 3nlb, 3pla, 3plb, 10na, 10nb, 10pa, 10pbは 形成されていないが、説明を分かり易くするために図示 する。

【0308】とのように本実施の形態6においては、p MOS3pが必要とするp形半導体領域3plおよびn - 形半導体領域4n、さらにはpウエル給電領域10 p, 10p'を同一のフォトレジストをマスクとしたイ オン注入によって形成することができる。したがって、 フォトレジスト膜の塗布、露光および現像等の一連のフ ォトリソグラフィ工程を大幅に低減できる。また、フォ トマスクの枚数も低減できる。

【0309】次いで、フォトレジスト12 dを除去した 後、半導体基板1に対して熱処理を施すことにより、半 30 導体基板1 に導入した不純物の活性化および拡散させ て、図67に示すように、nMOS3nを構成するn-形半導体領域3 n l a 、n* 形半導体領域3 n l b およ びp⁻ 形半導体領域4p、pMOS3pを構成するp⁻ 形半導体領域3 p l a 、 p * 形半導体領域3 p l b およ びn-形半導体領域4n、pウエル給電領域10pにお けるp⁺ 形半導体領域10pb、nウエル給電領域10 nにおけるn* 形半導体領域10nbを形成する。

【0310】続いて、図68に示すように、半導体基板 1上に、例えばSiO、等からなる層間絶縁膜5 a1 を CVD法によって形成した後、図69に示すように、そ の層間絶縁膜5 a1 においてメモリセル領域Mに絶縁膜 21およびキャップ絶縁膜15をエッチングストッパと して、絶縁膜21の上面が露出するまで接続孔17a1, 17b1をフォトリソグラフィ技術およびドライエッチ ング技術によって穿孔する。ここでは、SiO。のエッ チング速度の方が窒化シリコンのエッチング速度よりも 速くなるようにエッチング選択比を大きくした状態でエ ッチング処理を施す。

速度の方がSiO,のエッチング速度よりも速くなるよ ろにエッチング選択比を大きくした状態にエッチング条 件を切り換えて接続孔17a1,17b1の底部に残され ている絶縁膜21を除去することにより、図70に示す ように、半導体基板1の上面が露出するような接続孔1 7a, 17bを穿孔する。このようにするのは、絶縁膜 21を設けない構造の場合において、半導体基板1の上 面が露出するような接続孔17a、17bをSiO2が エッチングされ易い条件で穿孔する場合に、その接続孔 17a,17bの底部から素子分離部2の分離用絶縁膜 (通常SiO, からなる)が露出すると、その分離用絶 縁膜も除去され不良の原因となるので、それを防ぐべ く、エッチング条件を上述のように2回に分けて行うよ うにしている。

【0312】その後、その接続孔17a,17bを通じ て、例えばn形不純物のリンまたはAsをイオン注入法 等によって半導体基板1に注入する。この不純物導入工 程は、電界緩和用の n - 形半導体領域(第11半導体領 域) 13 n l a 3, 1 3 n b 3を形成するための不純物の 導入工程である。この際、ここでは、その不純物を半導 体基板1の主面に対して垂直に打ち込む。なお、この段 階では、不純物を活性化するための熱処理を行っていな いのでn- 形半導体領域13n1a3,13nb3 は形成 されていないが、説明を分かり易くするために図示す

【0313】次いで、半導体基板1上に、例えばリン等 のようなn形不純物を含有する低抵抗ポリシリコンをC VD法で堆積した後、これを異方性のドライエッチング またはCMP (Chemical Mechanical Polishing)技術 によってエッチバックすることにより、図71に示すよ ろに、その接続孔17a, 17b内に、例えばリン等の ようなn形不純物を含有する低抵抗ポリシリコンからな る導体膜18を埋め込む。そして、その半導体基板1に 対して熱処理を施す。これにより、上記イオン注入によ って半導体基板 1 に注入した n 形不純物を活性化および 拡散させて電界緩和用のn 形半導体領域13nla3, 13nlb3を形成するとともに、導体膜18中のn形 不純物のリンを半導体基板 1 側に拡散させて n* 形半導 体領域13nla2,13nlb2を形成する。これによ り、選択MOS13を形成する。

【0314】ただし、導体膜18の形成方法としては、 これに限定されるものではなく、例えば次のようにして も良い。まず、接続孔17a,17bを穿孔した後、半 導体基板1上にノンドープのポリシリコンをCVD法に よって堆積した後、その上部を上記と同様にエッチパッ クすることにより接続孔17a.17b内にノンドープ のポリシリコン膜を埋め込む。続いて、例えばリンまた はAs等のようなn形不純物をノンドープのポリシリコ ン膜にイオン注入法によって打ち込む。その後、熱処理 【0311】続いて、今度は窒化シリコンのエッチング 50 によってノンドープのポリシリコン膜に注入した不純物 を活性化させて導体膜18を形成する。

【0315】続いて、図72に示すように、半導体基板 1上に、例えばSiO、等からなる層間絶縁膜5a2を CVD法等によって形成した後、層間絶縁膜5a(5a 1,5 a 2) の一部に、半導体基板 1 の主面に達する接続 孔6および導体膜18の上部に達する接続孔19をフォ トリソグラフィ技術およびドライエッチング技術によっ て穿孔する。

【0316】その後、層間絶縁膜5a上に、例えばWの 単体膜またはTi/TiN/Wの積層膜からなる導体膜 10 をスパッタリング法等によって堆積した後、その導体膜 をフォトリソグラフィ技術およびドライエッチング技術 等によってパターニングすることにより電極7a~7e およびビット線BLを形成する。

【0317】その後、図73に示すように、半導体基板 1上に、例えばSiO、等からなる層間絶縁膜5bをC VD法等によって形成することにより、電極7a~7e およびビット線BLを被覆した後、例えばクラウン形の キャパシタ14を形成する。

【0318】次に、本実施の形態6の半導体集積回路装 20 置の各部の不純物濃度分布を図74~図79によって説 明する。

【0319】図74は短チャネル抑制用のp- 形半導体 領域4 p の不純物濃度分布は、n-形半導体領域3 n l aの不純物濃度分布よりも深い位置まで広がっている。 n⁺形半導体領域3 n l b は、n⁻ 形半導体領域3 n l aおよびp⁻ 形半導体領域4pの不純物濃度分布よりも 高濃度で、かつ、深い位置まで広がっている。なお、n - 形半導体領域3n l a、短チャネル抑制用のp- 形半 導体領域4pおよびn・形半導体領域3nlbの不純物 30 濃度分布は、それらの不純物を絶縁膜21を通じて半導 体基板1に打ち込んでいるので絶縁膜21にも存在して いる。

【0320】図75はnウエル給電領域10nにおける 不純物濃度分布を示している。p-形半導体領域11p の不純物分布は、n- 形半導体領域10 n a の不純物分 布よりもも深い位置まで広がっている。しかし、n・形 半導体領域10nbは、そのp‐ 形半導体領域11pの 不純物分布よりも髙濃度で、かつ、深い位置まで広がっ ている。したがって、nウエルNWに対してウエル電位 40 を良好に供給することが可能となっている。なお、p--(Channel)はpMOS3pのしきい電圧設定のために チャネルに導入した不純物の濃度分布である。また、n - 形半導体領域10na、p.形半導体領域11pおよ びn*形半導体領域10nbの不純物濃度分布は、それ らの不純物を絶縁膜21を通じて半導体基板1に打ち込 んでいるので絶縁膜21にも存在している。

【0321】図76はpMOS3pのソース・ドレイン 部分における不純物濃度分布を示している。短チャネル 抑制用のn- 形半導体領域4nの不純物濃度分布は、p 50 【0327】(2).メモリセル選択MOS・FET用のn

- 形半導体領域3p1aの不純物濃度分布よりも深い位 置まで広がっている。p・形半導体領域3plbは、p - 形半導体領域3plaおよびN- 形半導体領域4Nの 不純物濃度分布よりも髙濃度で、かつ、深い位置まで広 がっている。なお、p⁻⁻ (Channel)はpMOS3pの しきい電圧設定のためにチャネルに導入した不純物の濃 度分布である。また、p 形半導体領域3pla、短チ ャネル抑制用のn- 形半導体領域4nおよびp・形半導 体領域3 p 1 b の不純物濃度分布は、それらの不純物を 絶縁膜21を通じて半導体基板1に打ち込んでいるので 絶縁膜21にも存在している。

【0322】図77はpウエル給電領域10pにおける 不純物濃度分布を示している。 n - 形半導体領域 1 l n の不純物分布は、p- 形半導体領域10paの不純物分 布よりもも深い位置まで広がっている。しかし、p・形 半導体領域10pbは、そのn‐ 形半導体領域11nの 不純物分布よりも高濃度で、かつ、深い位置まで広がっ ている。したがって、pウエルPWに対してもウェル電 位を良好に供給することが可能となっている。なお、p - 形半導体領域10pa、n- 形半導体領域11nおよ びp・形半導体領域10pbの不純物濃度分布は、それ らの不純物を絶縁膜21を通じて半導体基板1に打ち込 んでいるので絶縁膜21にも存在している。

【0323】図78は図73のメモリセル領域Mの要部 拡大断面図を模式的に示し、図79はこの図78の選択 MOS13のソース・ドレイン部分における不純物濃度 分布を示している。なお、図78においては図面を分か りやすくするために半導体領域13nla,13nlb にはハッチングを付していない。

【0324】n- 形半導体領域13n1a3(13n1 b3)は図78に示すように半導体基板1の横方向およ び厚さ方向に広い不純物濃度分布の広がりを有してい る。n⁺ 形半導体領域13 n l a 2 (13 n l b 2) は、そのn⁻ 形半導体領域13nla3 (13nlb3)の不純物濃度分布よりも高濃度となっているが、相 対的に不純部濃度の低いn- 形半導体領域13nla3 (13 n 1 b 3) によって全体的に取り囲まれている。 これにより、高い電界がn* 形半導体領域13nla2 (13n1b2) に局部的に印加されてしまう現象を抑 制することが可能となり、半導体集積回路装置の歩留ま りおよび信頼性を向上させることが可能となっている。 【0325】とのような本実施の形態6においても、前 記実施の形態1,2,4,5で得られた効果の他に以下 の効果を得ることが可能となる。

【0326】(1).メモリセル選択MOS・FET用のn - 形の半導体領域13nla1,13nlb1 を形成する ための不純物注入工程を行わないことにより、半導体集 積回路装置の製造時間の短縮および製造コストの低減を 図ることが可能となる。

10

- 形の半導体領域13nla1,13nlb1を形成するための不純物注入工程を行わないことにより、半導体基板1に導入される不純物濃度を低減することができるので、接合容量を低減でき、半導体集積回路装置の動作速度の向上を図ることが可能となる。

【0328】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態 $1\sim6$ に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0329】例えば前記実施の形態1~6 においては、素子分離部を溝掘り埋込形の素子分離部を形成した場合について説明したが、これに限定されるものではなく、例えばフィールド絶縁膜による素子分離部を形成しても良い。

【0330】また、前記実施の形態1~3においては、ゲート電極をポリシリコンとシリサイドとの積層構造とした場合について説明したが、これに限定されるものではなく、例えばゲート電極をポリシリコンの単体膜、または低抵抗ポリシリコン上に窒化チタンや窒化タングステン等のようなバリア金属膜を介してタングステン等のような金属膜を積み重ねてなる、いわゆるポリメタル構造で構成しても良い。

【0331】また、前記実施の形態1~3においては、 半導体基板にpウエルおよびnウエルを有する構造に適 用した場合について説明したが、これに限定されるもの ではなく、例えばpウエルまたはnウエルのいずれか一 方を有する場合でnチャネル形のMOS・FETおよび pチャネル形のMOS・FETを同一半導体基板に設け る構造の場合にも適用できる。

【0332】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDRAMの製造技術に適用した場合について説明したが、それに限定されるものではなく、例えば情報蓄積用のキャパシタの容量絶縁膜として強誘電体薄膜を用いるFRAM(Ferroelctric RAM)の製造技術等に適用できる。このFRAMの構造は前記実施の形態 $1\sim6$ で説明したDRAMと同じである。なお、この場合、キャパシタの蓄積電極は、例えば白金(Pt)等のような耐酸化性の高い、反応性の低い、しかも加工性の良い材料で構成され40でいる。また、その容量絶縁膜は、例えばPbZr、Ti_{1-x}O,系の誘電体材料からなる。プレート電極(容量絶縁膜と接する電極)は、蓄積電極と同じ理由から、例えばPtによって構成されている。

[0333]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0334】(1).本発明の半導体集積回路装置の製造方法によれば、1つの第1マスクを用いて、nチャネル形 50

のMISトランジスタのソース・ドレイン領域用のn・形半導体領域、nチャネル形のMISトランジスタでの短チャネル効果抑制用のp・形半導体領域およびnウエル給電領域を形成するための不純物導入工程を行い、かつ、1つの第2マスクを用いてpチャネル形のMISトランジスタのソース・ドレイン領域用のp・形半導体領域、pチャネル形のMISトランジスタでの短チャネル効果抑制用のn・形半導体領域およびpウエル給電領域を形成するための不純物導入工程を行うことにより、フォトレジストの形成および除去工程数を大幅に低減するととができるので、nチャネル形のMISトランジスタを同一半導体基板上に設ける構造を有する半導体集積回路装置の製造工程を低減することが可能となる。

【0335】(2).本発明の半導体集積回路装置の製造方 法によれば、1つの第1マスクを用いてnチャネル形の MISトランジスタのソース・ドレイン領域用のn・形 半導体領域、n・形半導体領域、nチャネル形のMIS トランジスタでの短チャネル効果抑制用の p - 形半導体 領域およびnウエル給電領域を形成するための不純物イ オン導入工程を行い、かつ、1つの第2マスクを用いて pチャネル形のMISトランジスタのソース・ドレイン 領域用のp* 形半導体領域、p- 形半導体領域、pチャ ネル形のMISトランジスタでの短チャネル効果抑制用 のn- 形半導体領域およびpウエル給電領域を形成する ための不純物イオン導入工程を行うことにより、フォト レジストの形成および除去工程数を大幅に低減すること ができる。このため、nチャネル形のMISトランジス タおよびpチャネル形のMISトランジスタを同一半導 体基板上に設ける構造を有する半導体集積回路装置の製 造工程を低減することが可能となる。

【0336】(3).本発明の半導体集積回路装置の製造方法によれば、nチャネル形MIS・FET形成領域が露出する1つの第1マスクを用いて第3半導体領域、第4半導体領域および第5半導体領域を形成するための不純物導入工程を行い、かつ、pチャネル形MIS・FET形成領域が露出する1つの第2マスクを用いて第6半導体領域、第7半導体領域および第8半導体領域を形成するための不純物導入工程を行うことにより、同一半導体基板上にnチャネル形MIS・FETおよびpチャネル形MIS・FETを形成する場合に、フォトレジストの形成および除去工程数を大幅に低減することができる。このため、nチャネル形のMISトランジスタおよびpチャネル形のMISトランジスタを同一半導体基板上に設ける構造を有する半導体集積回路装置の製造工程数を低減することが可能となる。

【0337】(4).本発明の半導体集積回路装置の製造方法によれば、n²チャネル形MIS・FET形成領域および第2給電領域が露出する1つの第1マスクを用いて第3半導体領域、第4半導体領域および第5半導体領域を

形成するための不純物導入工程を行い、かつ、pチャネ ル形MIS・FET形成領域および第1給電領域が露出 する1つの第2マスクを用いて第6半導体領域、第7半 導体領域および第8半導体領域を形成するための不純物 導入工程を行うことにより、同一半導体基板上にnチャ ネル形MIS·FETおよびpチャネル形MIS·FE Tを形成する場合に、nチャネル形MIS・FETおよ びpチャネル形MIS・FETを構成する半導体領域の 形成と同時に第1給電領域および第2給電領域を構成す る半導体領域を形成することができるとともに、フォト 10 レジストの形成および除去工程数を大幅に低減すること ができる。このため、nチャネル形のMISトランジス タ、pチャネル形のMISトランジスタ、第1給電領域 および第2給電領域を同一半導体基板上に設ける構造を 有する半導体集積回路装置の製造工程を低減することが 可能となる。

【0338】(5).本発明の半導体集積回路装置の製造方 法によれば、前記n形の第3不純物は、前記半導体基板 の主面に対して垂直な方向に対して第1の傾きを持って イオン打ち込みし、前記p形の第1不純物およびn形の 20 第2不純物は、前記半導体基板の主面に対して垂直な方 向に対して第2の傾きを持ってイオン打ち込みし、前記 第2の傾きは、前記第1の傾きよりも大きく、前記p形 の第6不純物は、前記半導体基板の主面に対して垂直な 方向に対して第3の傾きを持ってイオン打ち込みし、前 記n形の第4不純物およびp形の第5不純物は、前記半 導体基板の主面に対して垂直な方向に対して第4の傾き を持ってイオン打ち込みし、前記第4の傾きは、前記第 3の傾きよりも大きいことにより、第1給電領域および 第2 給電領域において接合不良を生じることなく、第1 給電領域および第2給電領域を構成する半導体領域を形 成することが可能となる。

【0339】(6).本発明の半導体集積回路装置の製造方法によれば、前記第1給電領域および第3給電領域において、前記第8半導体領域は、前記第6半導体領域および第7半導体領域を覆うように形成され、前記第2給電領域において、前記第5半導体領域は、前記第3半導体領域および第4半導体領域を覆うように形成されていることにより、第1給電領域および第2給電領域において接合不良を生じることなく、第1給電領域および第2給電領域を構成する半導体領域を形成することが可能となる。

【0340】(7).上記(1)、(2)、(3)または(4)により、その半導体集積回路装置の製造プロセスを簡略化することができ半導体集積回路装置の製造時間の短縮および製造コストの低減を図ることが可能となるとともに、異物の付着率を低減することができるので、その半導体集積回路装置の歩留りおよび信頼性を向上させることが可能となる。

【0341】(8).上記(1)、(2)、(3) または(4) によ 50 路装置の製造工程中における要部断面図である。

り、nチャネル形のMISトランジスタおよびpチャネル形のMISトランジスタを同一半導体基板上に設ける構造を有する半導体集積回路装置の製造工程で用いるフォトマスクの枚数を低減することが可能となる。したがって、その半導体集積回路装置の製造コストの低減を図ることが可能となる。

62

【0342】(9).本発明の半導体集積回路装置の製造方法によれば、pチャネル形のMISトランジスタ等における不純物イオン導入工程において、メモリセル領域にマスクを形成しておくことにより、メモリセルにおける接合リークの増加を抑えることができ、それに起因するリフレッシュ特性の劣化を抑制することができるとともに、周辺回路領域における短チャネル効果を抑制でき、電流駆動能力を向上させることが可能となる。

【図面の簡単な説明】

【図1】本発明の半導体集積回路装置の要部断面図であ ス

【図2】図1の半導体集積回路装置のウエル給電領域に ン おける半導体領域の分布を示すグラフ図である。

【図3】本発明者が検討したウエル給電領域における半 導体領域の分布を示すグラフ図である。

【図4】図1の半導体集積回路装置の製造工程中における要部断面図である。

【図5】図1の半導体集積回路装置の図4に続く製造工程中における要部断面図である。

【図6】図1の半導体集積回路装置の図5に続く製造工程中における要部断面図である。

【図7】図1の半導体集積回路装置の図6に続く製造工 の 程中における要部断面図である。

【図8】図1の半導体集積回路装置の図7に続く製造工程中における要部断面図である。

【図9】図1の半導体集積回路装置の図8に続く製造工程中における要部断面図である。

【図10】図1の半導体集積回路装置の図9に続く製造工程中における要部断面図である。

【図11】図1の半導体集積回路装置の図10に続く製造工程中における要部断面図である。

【図12】本発明の他の実施の形態である半導体集積回 路装置の要部断面図である。

【図13】図12の半導体集積回路装置の製造工程中に おける要部断面図である。

【図14】図12の半導体集積回路装置の図13に続く 製造工程中における要部断面図である。

【図15】図12の半導体集積回路装置の図14に続く 製造工程中における要部断面図である。

【図16】図12の半導体集積回路装置の図15に続く 製造工程中における要部断面図である。

【図17】本発明の他の実施の形態である半導体集積回 路装置の製造工程内における悪部版面図である

【図18】図17に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図19】図18に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図20】図19に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図21】本発明の他の実施の形態である半導体集積回 路装置の製造工程中における要部断面図である。

【図22】図21半導体集積回路装置の製造工程中にお ける要部断面図である。

【図23】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図24】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図25】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図26】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図27】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図28】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図29】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図30】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図31】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図32】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図33】図21に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図34】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図35】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図36】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図37】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図38】本実施の形態の半導体集積回路装置のメモリ セル領域の要部拡大断面図である。

【図39】図38のメモリセル選択MOS・FETのソ ース・ドレインの不純物濃度分布を説明するための説明 図である。

【図40】本発明の他の実施の形態である半導体集積回 路装置の製造工程中における要部断面図である。

【図41】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

中における要部断面図である。

【図43】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図44】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図45】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図46】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図47】図40に続く半導体集積回路装置の製造工程 10 中における要部断面図である。

【図48】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図49】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図50】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図51】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図52】図40に続く半導体集積回路装置の製造工程 20 中における要部断面図である。

【図53】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図54】図40に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図55】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図56】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図57】本実施の形態の半導体集積回路装置の要部の 30 不純物濃度分布を説明するための説明図である。

【図58】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図59】本発明の他の実施の形態である半導体集積回 路装置の製造工程中における要部断面図である。

【図60】図59半導体集積回路装置の製造工程中にお ける要部断面図である。

【図61】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

40 【図62】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図63】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図64】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図65】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図66】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図42】図40に続く半導体集積回路装置の製造工程 50 【図67】図59に続く半導体集積回路装置の製造工程

中における要部断面図である。

【図68】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図69】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図70】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図71】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図72】図59に続く半導体集積回路装置の製造工程 10 10nb n*形半導体領域 (第5半導体領域) 中における要部断面図である。

【図73】図59に続く半導体集積回路装置の製造工程 中における要部断面図である。

【図74】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図75】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図76】本実施の形態の半導体集積回路装置の要部の 不純物濃度分布を説明するための説明図である。

【図77】本実施の形態の半導体集積回路装置の要部の 20 13 n l n形半導体領域 不純物濃度分布を説明するための説明図である。

【図78】本実施の形態の半導体集積回路装置のメモリ セル領域の要部拡大断面図である。

【図79】図78のメモリセル選択MOS・FETのソ ース・ドレインの不純物濃度分布を説明するための説明 図である。

【符号の説明】

1 半導体基板

2 素子分離部

2 a 溝

2 b 絶縁膜(分離膜)

3n nチャネル形のMOS・FET

3 n l n形半導体領域

3 n l a n T 形半導体領域 (第 4 半導体領域)

3 n l b n * 形半導体領域 (第5半導体領域)

3ni ゲート絶縁膜

3ng ゲート電極

3p pチャネル形のMOS・FET

3 p l p形半導体領域

3 p l a p · 形半導体領域 (第7半導体領域)

3 p l b p 形半導体領域 (第8半導体領域)

3 p i ゲート絶縁膜

3 p g ゲート電極

4 p p 形半導体領域 (第3半導体領域)

4 n n 形半導体領域 (第6半導体領域)

5a,5b 層間絶縁膜

6 接続孔

7a~7e 電極

8 キャップ絶縁膜

9 サイドウォール

10p pウエル給電領域

10pa p- 形半導体領域 (第7半導体領域)

10 p b p* 形半導体領域 (第8半導体領域)

10n nウエル給電領域

10 n a n · 形半導体領域 (第4半導体領域)

11p p-形半導体領域(第3半導体領域)

11n n-形半導体領域(第6半導体領域)

12a フォトレジスト (第1マスク)

12b フォトレジスト (第2マスク)

12 c フォトレジスト (第1マスク)

12 d フォトレジスト (第2マスク)

12e フォトレジスト (第1マスク)

12 f フォトレジスト (第2マスク)

13 メモリセル選択MOS・FET

13 n l a 半導体領域

13 n l a 1 n · 形半導体領域 (第10半導体領域)

13 n l a 2 n * 形半導体領域 (第12半導体領域)

13 n l a 3 n ~ 形半導体領域 (第11半導体領域)

13 n l b 半導体領域

13 n l b 1 n - 形半導体領域 (第10半導体領域)

13 n l b 2 n * 形半導体領域 (第12半導体領域)

13 n l b 3 n 形半導体領域 (第11半導体領域)

13ni ゲート絶縁膜

30 13ng ゲート電極

14 キャパシタ

14a 第1電極

14b キャパシタ絶縁膜

14c 第2電極

15 キャップ絶縁膜

16 サイドウォール

17a.17b 接続孔

18 導体膜

19 接続孔

40 20 接続孔

21 絶縁膜

PW pウエル (第1半導体領域、第9半導体領域)


NW nウエル (第2半導体領域)

M メモリセル領域

MC メモリセル


P 周辺回路領域

【図1】




【図2】

図 2




【図3】

図 3




【図4】

図 4




【図5】

図 5




【図6】

図 6




[図7]

図 7




【図8】

図 8




【図9】

図 9




【図10】

図 10




[図11]

図 11




【図12】




【図13】

図 13





[図14]

図 14




【図15】






【図34】


図 34



nチャネルMOS-FET のソース・ドレインの不純物濃度分布

【図16】






【図17】

10p


2а 2ь



2a 2b




図 35



nウエル給電領域の不純物濃度分布


【図18】

図 18




【図36】

図 36




PチャネルMOS-FET のソース・ドレインの不純物機度分布




[図37]


図 37



ρウエル給電領域の不純物濃度分布




[図39]



メモリセル選択MOS・FETの ソース・ドレイン不純物漁度分布


【図21】

図 21




[図22]

図 22




[図23]

図 23




【図24】

図 24




【図25】

図 25




【図26】

図 26




【図27】

図 27




【図28】

図 28




【図29】

図 29



【図30】

図 30




【図31】


(49)

図 31

【図55】


図 55





nチャネルMOS-FET のソース・ドレインの不純物濃度分布

【図32】





【図33】

図 33

【図56】

図 56






nウエル給電領域の不純物農度分布


【図38】

図 38



【図57】

図 57




pチャネルMOS-FET のソース・ドレインの不純物濃度分布 [図40]


図 40

【図58】

図 58




【図41】




・ pウエル給電領域の不純物幾度分布

図 41




【図60】




【図42】

図 42




【図43】

図 43




【図44】

図 44




【図45】

図 45




[図46]

図 46




【図47】

図 47




[図48]

図 48



【図49】

図 49





【図50】

図 50

[図74]

図 74






nチャネルMOS-FET のソース・ドレインの不純物濃度分布

【図51】

図 51





[図52]

図 52

[図75]

図 75






nウエル給電領域の不純物濃度分布


【図53】

図 53

【図76】

図 76






pチャネルMOS-FET のソース・ドレインの不純物濃度分布


【図54】

図 54

[図77]

図 77






Pウエル給電領域の不純物濃度分布

【図59】


図 59



13ni

【図79】


図 79



メモリセル選択MOS・FETの ソース・ドレイン不純物設度分布


【図61】

図 61




[図62]

図 62




[図63]

図 63




【図64】

図 64




【図65】

図 65




【図66】

図 66




【図67】

図 67




【図68】

図 68




【図69】

図 69




[図70]

図 70




[図71]

図 71




【図72】




【図73】

図 73



[図78]

図 78



CHIS ORCH PARTIESTON